基于System Generator的數字下變頻設計

陳 蕾，姚遠程

（西南科技大學 信息工程學院，四川 綿陽 621010）

近年來，FPGA以其高度的并行計算能力成為高性能數字信號處理系統的核心器件。在通信、雷達、數據獲取以及視頻處理等領域得到了廣泛的應用。在數字信號領域中，研究人員往往使用Matlab語言進行系統級建模，但不一定對FPGA設計中運用到的硬件描述語言VHDL或者Verilog熟悉，2種語言的不統一，不僅降低了開發效率，也限制了FPGA在數字信號領域中的應用。

Xilinx公司推出的DSP設計開發工具System Generator主要為一些不熟悉VHDL等硬件開發語言的設計者開發。首先，在Simulink的可視化環境內對算法以及系統進行建模，而后調用System Generator自動將Simulink模型轉換成硬件可執行模型，直接生成FPGA代碼，ISE可以對整個工程文件進行綜合、仿真，完成芯片配置后下載到硬件環境中進行測試，整個過程都在可視化的環境中進行。本文介紹了基于System Generator的數字系統開發過程的一般流程，并以數字下變頻系統為例，證明了該方法在數字系統中的明顯優勢。

1 基于System Generator的系統級設計方法

在傳統的設計方法中，往往采用Matlab、C、C++等語言來描述各功能模塊，從而實現系統的建模。但是在寄存器傳輸級則采用硬件描述語言VHDL等來進行描述。在傳統設計方法中，原始的Matlab等語言描述必須經手工轉換為VHDL語言，這就要求設計人員必須同時掌握這兩類語言，并且這個轉換過程會花費大量的時間和精力，可能還會產生一些錯誤，降低整個工作過程的效率。同時，當使用Matlab等語言描述的模塊轉換成硬件描述的模塊之后，設計者花費大量心血和時間建立起來的原模型將再沒有什么用處。再次，完成整個的設計需要多個測試平臺。因為針對Matlab等語言描述的模塊測試平臺無法直接轉換為針對硬件描述語言的模塊所需要的測試平臺。

為了克服傳統的系統級設計方法所存在的弊端，提出了基于System Generator的系統級設計方法。System Generator和matlab的simulink是無縫連接的，可以通過調用simulink中的 system generator blockset，在simulink的可視化環境內對算法以及系統進行建模，同時對各功能模塊進行劃分。這些模塊對應著IP核庫組件，設計者只需要按照要求對這些模塊進行配置即可完成功能模塊的設計。

當在Matlab算法中完成系統級的建模之后，通過調用System Generator將simulink模型轉換成硬件可執行模型。這樣，在同一個環境中，就可以完成算法的設計到硬件的實現，整個設計的軟硬件可以協同設計和仿真，彌補了傳統設計中兩個層次轉換的問題，也解決了不熟悉硬件描述語言的設計者面臨的問題，提高了開發效率。具體的開發流程如圖1所示。

圖1 典型的基于System Generator的FPGA開發流程圖Fig.1 Typical FPGA development flow chart based on System Generator

具體步驟為：首先，根據系統的需求進行分析，在Matlab環境下進行建模，并對各功能模塊進行配置，完成系統算法的仿真驗證；其次，調用System Generator自動將系統轉換為ISE工程，生成寄存器傳輸級和IP核代碼，同時生成Testbench測試文件，可以在Modelsim中進行仿真驗證。最后，在ISE環境中，完成FPGA的綜合、布局布線等，產生位流文件，方便下載到FPGA中進行驗證。

2 數字下變頻基本原理

數字下變頻系統主要由模數轉換器 （ADC）、NCO模塊、多級抽取濾波器以及整形濾波器組成，如圖2所示。其中模數轉換器主要完成對模擬中頻信號的采樣，得到數字化中頻信號。再通過混頻、多級濾波抽取以及整形濾波將感興趣的信號搬移到基帶，得到正交的兩路信號，不僅降低了速率，同時也包含了原始中頻信號中的有效信號，由此將低速數據送往后續的數字信號處理器進行基帶信號的處理。

圖2 數字下變頻框圖Fig.2 Digital down-conversion block diagram

3 System Generator數字下變頻模塊設計

3.1NCO模塊

NCO 模塊的作用是產生兩個正交、頻率可變的正余弦波形，通過和采樣信號進行混頻處理，得到兩路正交信號，它的性能優劣很大程度上影響數字中頻的性能，并對后續的抽取濾波等運算有直接的影響，如圖3所示。

采用直接數字合成器（DDS）來產生正弦波。其中最重要的步驟是確定步長，它是控制NCO輸出頻率的關鍵因素。假定系統時鐘為50 MHz，其中參數控制模塊配置累加器數據位寬為16位，期望輸出頻率為10 MHz，由此得出步長為13 107.2。經過ISE綜合后，在Modelsim中運行仿真得到仿真結果如圖4所示。

3.2 多級抽取濾波器的設計

圖3 基于System Generator的NCO設計Fig.3 Design of NCO based on System Generator

圖4 NCO在Modelsim中的仿真結果Fig.4 Results of NCO in the Modelsim

由于混頻后產生的數據率比較高，后級FIR無法對這個速度進行處理，由此采用多級抽取濾波器級聯結構。通常第一級由較高的比率進行抽取，后面的采用低速率抽取并完成整形。因為CIC濾波器只有加減運算，沒有乘法運算，實現起來簡單，在硬件實現的時候能夠達到很高的處理速率，不管是在實現性能還是資源節省方面都優于FIR濾波，由此一般作為第一級抽取或者是抽取比較大的系統中。HB濾波器由于沖擊響應具有偶對稱性質，其偶數點（除0點以外）均為零，濾波時運算量減少一半，計算效率高，帶內平坦度好，因此被作為第二級低通濾波和抽取。最后一級使用FIR濾波，對整個信道進行整形濾波。

3.2.1 CIC模塊

CIC濾波是一種結構簡單，具有全加法遞歸結構的線性相位有限沖擊響應濾波器，如圖5所示。它只需要進行加減運算，不需要通過乘法運算，非常適合硬件的高效實現，通常用于第一級的抽取或者大的抽取因子系統。由于單級CIC濾波的過渡帶和阻帶衰減都不是很好，主瓣與第一旁瓣峰值之差約為13.46 dB，往往不能滿足系統的要求。所以一般采用CIC級聯的方式來降低旁瓣幅度，增大阻帶衰減，系統中一般采用5級級聯方式，阻帶衰減達到13.46×5=67.3 dB，濾波器性能將大幅度提高。

輸入頻率為33kHz和2MHz的兩個單頻信號，其中33kHz的信號代表有用信號，2 MHz的信號代表帶外干擾信號，采樣率為80 MHz。在FPGA實現的時候，CIC內部處理的數據位數將增加，因為隨著CIC級數的增加，處理增益將增大。為了確保每一級的運算精度，防止溢出錯誤和運算精度的下降，需要根據輸出位數來確定每一級的輸出位數。在本例中，輸出數據在無舍尾的情況下應該為25+25=50位，這將是非常耗資源的，所以在輸出的時候需要對數據進行舍位截取。

圖5 基于System Generator的CIC設計Fig.5 Design of CIC based on System Generator

圖6 CIC濾波在Modelsim中的仿真結果Fig.6 Results of CIC in the Modelsim

在仿真結果圖中，由上至下分別為原信號、混合信號以及濾波后信號，CIC濾波有效的抑制了混疊的頻率成分，輸出了較干凈的33 kHz頻率成分，同時對2 MHz的噪聲信號經過32倍抽取產生的0.625 MHz的噪聲信號也進行了有效地抑制，衰減幅度在60 dB以上。

3.2.2 HB模塊

半帶濾波器是指阻帶寬度和通帶寬度相等，并且通帶波紋和阻帶波紋也相等的一種特殊的FIR濾波器，特別適用于實現2的N次方的抽取和濾波，濾波器的參數是中心對稱的，并且有一半為零，卷積計算時的乘法運算次數減少了一半，極大地提高了計算效率，實時性非常強。在對HB濾波器進行設計的時候，為了避免半帶濾波器2倍抽取之后通帶信號的頻譜發生混疊，需要對半帶濾波器的通帶截止頻率和阻帶起始頻率進行設計。由于它們關于pi/2對稱，則只需對通帶截止頻率進行設計，要求通帶截止頻率要大于等于有用信號帶寬的帶寬并且小于pi/2，HB模塊如圖7所示。

輸入2個單頻信號頻率分別為1.6 MHz和28 MHz，采樣率為80 MHz，其中1.6 MHz代表有用信號，28 MHz代表帶外干擾信號。取通帶寬度為6 MHz，通帶波紋為0.001。圖8的仿真結果充分顯示了在經過半帶濾波器2倍抽取之后，有效的濾除了28 MHz的噪聲信號，得到比較純凈的原信號波形，濾波效果良好。

圖7 基于System Generator的HB設計Fig.7 Design of HB based on System Generator

圖8 HB濾波在Modelsim中的仿真結果Fig.8 Results of HB in the Modelsim

3.2.3 FIR濾波器

在多速率處理的過程中，一般將FIR濾波器放在CIC濾波和HB濾波器的后面，因為經過前兩級濾波之后，采樣速率一般已經很低，不需要FIR在進行抽取，只需要對整個信道進行整形濾波。對FIR濾波器的設計，同樣可以采取Matlab中的fdatool工具進行，由于一般濾波器階數較高，故采用FIR Compiler模塊來設計，實現起來比較簡單，該模塊能實現基于乘累加的濾波運算。輸入的仿真信號為10 kHz和40 kHz，采樣率為160 kHz。通過仿真結果，能清楚看到FIR濾波很好的完成了濾除噪聲信號的功能。

圖9 基于System Generator的FIR設計Fig.9 Design of FIR based on System Generator

圖10 FIR濾波在Modelsim中的仿真結果Fig.10 Results of FIR in the Modelsim

4 結束語

在軟件無線電中，數字下變頻是整個系統中最關鍵的信號處理模塊，也是整個軟件無線電收發機中最耗資源的模塊，它的性能決定了整個軟件無線電收發機的性能。文中首先分析了傳統的系統級設計方法所存在的弊端，提出了基于System Generator的系統級設計方法，并給出了設計的一般流程和步驟，對多速率處理中的NCO模塊、CIC、HB以及FIR模塊分別進行了驗證和仿真，均符合設計的要求，并在Modelsim中得到了準確的驗證。這種設計方法避免了DSP設計者在不熟悉硬件描述語言狀況下的復雜編程，提高了設計的效率，縮短了設計周期。

[1]張勇，高梅國.基于SysGen的FPGA設計開發[J].計算機工程與應用，2010（9S）：134-137.

ZHANG Yong，GAO Mei-guo.Research of FPGA design technology based on SysGen[J].Computer Engineering and Applications，2010（9S）：134-137.

[2]牛斌凱，雍少為.基于System Generator開發數字信號處理系統[J].艦船電子工程，2010：129-132.

NIU Bin-kai，YONG Shao-wei.Research on design method fordigitalsignalprocessing system based on System Generator[J].Ship Electronic Engineering，2010：129-132.

[3]紀志成，高春能.FPGA數字信號處理設計教程——System Generator入門與提高 [M].西安：西安電子科技大學出版社，2008.

[4]劉強.基于SystemC的系統級芯片設計方法研究[J].現代電子技術，2005（9）：33-35.

LIU Qiang.The study on design method of SystemC[J].Modern Electronics Technique，2005（9）：33-35.

[5]Xilinx.System Generator Manual[S].San Jose：Xilinx，2012.

[6]屈有萍.基于FPGA的數字下變頻研究實現[D].西安：西安電子科技大學，2007.

[7]Murthy S N，Alvis W，Shirodkar R， et al.Methodology for implementation of unmanned vehicle control on FPGA using system generator[C]//IEEE，1957.

[8]田耘，徐文波，張延偉.無線通信的FPGA設計[M].北京：電子工業出版社，2008.