基于FPGA的DDS波形信號發生器的設計

鄭黃婷，賴萬昌，毛 偉

（成都理工大學 核技術與自動化工程學院，四川 成都 610059）

隨著數字技術的飛速發展，使頻率合成技術也躍上了一個新的臺階。傳統的頻率合成器，通常從一排晶體振蕩器產生的各種頻率通過開關進行頻率混合，或者采用鎖相（PLL）技術實現頻率合成。與傳統的頻率合成器相比，DDS（Direct Digital Synthesizer）直接數字頻率合成器具有低成本、低功耗、高分辨率和快速轉換時間等優點，廣泛使用在電信與電子儀器領域[1]。

DDS是一種可以將固定頻率的時鐘合成任意波形的頻率合成器。其最基本的組成部分為：參考時鐘源、數控振蕩器與數模轉換器[2]。DDS工作原理結構圖如圖1所示。參考時鐘為整個系統提供穩定的時鐘基準，且決定了DDS的頻率精度。NCO（Numerically controlled oscillator）數控振蕩器在時鐘的控制下輸出待生成波形的離散時間量化值。頻率控制器通過改變頻率字來改變波形周期。NCO生成的數字波形通過DAC后轉化為模擬波形輸出。最后將在數模轉換過程中因零階保持帶來的頻譜分量通過低通濾波器濾除，得到連續模擬波形。

NCO是DDS的核心部分，它是一個可以以離散值形式產生同步離散時間波形的數字信號發生器。相比其他振蕩器來說，它具有準確度高、靈敏度高、穩定性好和可靠性高等特點。NCO由兩部分組成：PA（phase accumulator）相位累加器與

1 DDS功能模塊實現

圖1 系統功能框圖Fig.1 Function structure diagram of DDS

PAC（phase-to-amplitude converter）相幅轉換器組成。PA在每個時鐘采樣點增加一定的頻率控制值輸出相位控制字。PAC使用PA輸出的相位控制字索引波形查找表，輸出對應采樣點的幅度值。根據DDS的組成及工作原理，通過FPGA實現的DDS功能框圖如圖2所示。

其中K為頻率控制字、P為相位控制字、fc為時鐘頻率，N為相位累加器的字長。相位累加器在時鐘fc的控制下以步長K作累加，輸出N位二進制碼與相位控制字相加后作為波形ROM的地址，對波形ROM進行尋址，模式選擇模塊決定ROM輸出的波形幅度碼，波形幅度碼再通過D/A和低通濾波即輸出模擬的波形[3-4]。

相位累加器產生K點步長的相位增量。DDS方程為：Fout=K·fc/2N（0≤K≤2N-1），Fout為輸出頻率，fc為時鐘頻率。 當 K=1時，DDS輸出最低頻率（也即為頻率分辨率）為：F0min=fc/2N，而DDS的最大輸出頻率由奈奎斯特采樣定理決定，即F0max=fc/2；在實際運用中，為了保證信號的輸出質量，輸出頻率不要高于時鐘頻率的33%，以避免混疊或諧波落入有用輸出頻帶內[5-6]。因此，只要N足夠大，DDS可得到很細的頻率間隔。要改變DDS的輸出頻率，只要改變頻率累加器產生的步長K即可。為了保證頻率分辨率足夠高，通常N的取值在24到64之間。

圖2 系統功能框圖Fig.2 Structure diagram of the system function

累加器由N位加法器與N位寄存器構成fc。每來一個時鐘脈沖，加法器將頻率累加器產生的K點步長與相位偏移量數據相加，作為波形ROM的尋址地址。相位累加器在時鐘的作用下，進行累加。當相位累加器加滿量時，就會產生一次溢出，完成一個周期性的動作。改變相位控制字P可以控制輸出信號的相位參數。

以正弦波發生模塊為例。首先將正弦波形一個周期的一定采樣點的數據信息存于ROM表中，正弦查找表包含一個周期正弦波的數字幅度信息，每個地址對應正弦波形中0～360°范圍的一個相位點。查找表把輸入的地址相位信息映射成正弦波幅度的數字量信號，驅動DAC，輸出模擬量。設相位累加器的位寬為N，時鐘頻率為fc，K是頻率控制字，那么相位寄存器每經過2N/K個fc時鐘后回到初始狀態，相應地正弦查詢表經過一個循環回到初始位置，整個系統輸出一個正弦波。正弦波邏輯功能仿真圖如圖3所示。三角波、鋸齒波發生模塊原理和正弦波發生模塊發生原理類似[7－8]。

DDS產生占空比可調的方波的方法，一種是利用上述產生正弦波的原理，在ROM表中存入方波對應占空比一個周期的方波采樣數據，再根據相位累加器與相位控制字共同產生的地址對ROM表進行尋址，輸出相應的波形的幅度值，這種方法需在ROM中存入大量的方波數據表，占用ROM資源，不可取；另一種是對應占空比的波形從控制器單片機或DSP寫入RAM中，DAC在時鐘的控制下，同時由計數器不斷地改變地址，將數字信號轉換為模擬信號輸出。控制器中需存放偽隨機數產生器，再由軟件對輸出波形進行控制，這種方法比原來電路較為復雜，體積大。

圖3 仿真波形Fig.3 Diagram of waveform simulation

在本設計中，采用了一種節省資源的簡便方法，即利用正弦數據查找表，采用基于比較器實現方波占空比可調的功能。

2 波形輸出模塊

設計選用德州儀器的TLC5620。其中11位的命令字包括8位數據位，2位DAC選擇位和1位范圍位，后者用來選擇輸出范圍是1倍還是2倍。DAC寄存器采用雙緩存，允許一整套新值被寫入設備中。通過LDAC實現DAC輸出值的同時更新。數字量的輸入采用史密斯觸發器，從而避免了高噪聲。D/A電路連接如圖4所示。

圖4 TLC5620電路連接圖Fig.4 Diagram of TLC5620 hardware system

3 參數選取

設計中ROM查找表的地址位寬選擇D=9，尋址范圍可達29=512個點；設計采用fc=50 MHz的系統時鐘，累加器的位寬N=32，由此計算當時K=1，DDS輸出最低頻率F0minN=fc/2N=50 M/232=0.011 6 Hz；最大頻率 F0max=fc/2=50 M/2=25 MHz，然而此時每周只采樣2點，難以保證輸出精度，為保證輸出精度可以通過增加采樣點來實現。

4 結 論

本設計實現了正弦波、三角波、方波等基本波形的輸出，并實現了一定的調制功能。設計比用集成芯片控制DDS直接合成信號的發生器電路更簡單，信號更穩定，成本也較低，且靈活性好，提高了設計效率。

[1]潘松，黃繼業.EDA技術實用教程[M].北京:科學出版社，2006:28-32.

[2]姜威.實用電子系統設計基礎[M].北京:北京理工大學出版社，2008:70-210.

[3]唐建東.基于FPGA的任意波形發生器設計與實現[J].電子技術，2010（5）:37-38.TANG Jian-dong.Design and implementation of arbitrary waveformgenerator based on FPGA[J].Electronic Technology，2010（5）:37-38.

[4]Leary P，Malobertj F.A direct digital synthesizer with improved spectral performance[J].IEEETransactions on Communications，2009，39（7）:1046-1048.

[5]SHU Yun-shan，SONG B S.A 15-bit linear 20-MS/s pipelined ADC digitally calibrated with signaldependent dithering[J].IEEE Journal of Solid-state Circuits，2008，43（2）:342-350.

[6]Joukov.A direct digital synthesizer with a tunable error feedback structure[J].IEEE Transactionson Communications，2007，45（4）:274-278.

[7]吳慶天，趙國慶.基于FPAG的可配置內容查找表的設計與實現[J].新特器件應用，2009，11（1）:17-19.WU Qing-tian，ZHAO Guo-qing.Design and implementation of configurable content look-up table base on FPGA[J].Elect-ronic Component&Device Applications，2009，11（1）:17-19.

[8]夏文宇.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社，2003:48-121.