一種低溫漂、高精度CMOS帶隙基準源設計

王宇星，曹校軍，姜盛瑜，吳 金

(1.無錫科技職業學院尚德光伏學院，江蘇無錫 214028;2.海力士半導體中國有限公司制造技術部，江蘇無錫 214028;3.東南大學無錫分校，江蘇無錫 214135)

一種低溫漂、高精度CMOS帶隙基準源設計

王宇星1，曹校軍1，姜盛瑜2，吳 金3

(1.無錫科技職業學院尚德光伏學院，江蘇無錫 214028;2.海力士半導體中國有限公司制造技術部，江蘇無錫 214028;3.東南大學無錫分校，江蘇無錫 214135)

基于線性分段補償的基本原理，依據輸出支路內部的溫度負反饋結構，提出了一種結構簡單、適應不同開口方向的高階補償方法。并設計了一種基于電流鏡結構的低溫漂、高精度的電壓基準電路。CSMC 0.35 μm CMOS工藝的仿真結果表明，經高階補償的電壓模基準，在－40～125℃溫區范圍內溫度系數為2.84×10－6/℃，低頻100 Hz時的PSRR達到－70.6 dB，10 kHz為－63.36 dB。當電源電壓在2～3 V范圍內變化時，其電壓值波動為3 mV/V。整個帶隙基準電壓源具有較好的綜合性能。

CMOS帶隙基準源;低壓;曲率補償;溫度系數

SOC系統集成對帶隙電壓基準IP電路提出了越來越高的要求。現有的電壓模帶隙基準基于ΔVBE正溫度系數(PTAT)電壓與VBE負溫度系數(IPTAT)線性補償的原理［1－3］，一階線性補償后仍殘留一定的溫度系數，典型的溫度系數為 7 × 10－6/℃ 以上［4－6］，PSRR約在33 dB，同時由于電路中電流鏡失配造成PSRR指標難以提高。

基于分段補償原理，結合自適應負反饋控制結構設計了一種基于電流鏡控制CMOS帶隙基準電路，通過W/L失配控制的參數設計，以適合不同開口方向的高階曲率補償結構。且該結構對電壓模和電流模帶隙基準均能適用，滿足了更廣范圍下對高性能基準的應用需要。最后，給出了基于新的補償結構的仿真驗證結果。

1 典型電壓帶隙基準結構

利用正負溫度系數補償原理實現的電壓模帶隙電壓基準，其電路原型結構如圖1所示。

圖1 典型電壓模帶隙電壓基準

圖中N為Q2與Q1管發射區面積之比，偏置支路中由電流鏡的匹配控制得到A、B兩點電位相等，在匹配電流嚴格相等的條件下，形成ΔVBE=VTlnN的經典PTAT偏置，由ΔVBE/R0定義的支路電流通過PMOS電流鏡線性傳遞到輸出支路，再經電阻RREF還原為PTAT電壓，最后與負溫度系數VBE電壓串聯疊加后得到基準輸出，即

通過調節N和RREF/R0電阻比值，控制正負溫度系數系數近似相等，得到的基準溫度系數為12×10－6/℃。由于非可控失配與非線性殘余溫度量的影響，一階線性補償基準的溫度系數難以有效提高;同時PSRR僅為22 dB，若PMOS電流鏡采用Cascode結構，PSRR提高到43 dB，但基準受電源噪聲擾動的影響仍然較大。

電路中在A、B兩點分別增加到GND的兩個相同的并聯電阻RA=RB，并在輸出支路將Diode二極管去除只保留純電阻輸出，得到的電流模帶隙基準突破了1.2 V固定輸出的限制，可在較寬范圍內變化，適合低壓多值基準輸出應用。

2 高階補償原理與結構

2.1 工作原理

一階線性補償基準的溫度特性為圖2(a)所示的開口向上或開口向下的對稱分布，為實現高階補償下降低一個數量級的溫度特性，最有效方法是將一階線性補償的單峰極值變為高次補償下的多峰極值，從而降低基準電壓峰－峰值的變化量。為此需適當調節一階線性補償量，將原來位于溫區中點即常溫附近的峰值調整到溫區的高溫或低溫端，與此對應的另一端則通過自適應的高階補償形成另一個或多個峰值，通過控制非對稱的一階和高階補償關系，使寬溫區范圍內的紋波電壓變化均勻并趨于平衡。

圖2 電壓基準的補償溫度特性

以開口向下(上)的一階基準溫度特性為例，若一階基準在高溫段輸出偏大，如圖2(b)所示，則在低(高)溫段對輸出支路注入適量的負溫度系數電流、或分流正溫度系數電流，以降低低(高)溫下的正溫度系數，形成低(高)溫區下輸出基準的局部峰值，并在整個溫區內形成雙峰輸出。同樣，若一階非對稱補償基準的低溫值偏大，如圖2(c)所示，則需在高(低)溫段注入正溫度系數電流、或分流負溫度系數電流，以降低高(低)溫下的負溫度系數。電流的注入與分流在控制原理上是等效的，針對開口向下的輸出特性，合理配置一階非對稱補償的特性與不同補償起始點的電流微量控制，即可實現輸出“N”型或“M”型的二階補償輸出特性曲線。

圖3給出了基于以上原理實現的一種帶隙基準高階補償結構，該電路基于內部反饋環路控制的3路偏置結構，環路閉環反饋控制具有類似運放控制的性能，但避免了其隨機失調難以控制的缺點，又顯著提高了偏置電路的匹配和穩定性。應用于電壓或電流模基準中，將有效改善電路的整體性能。

圖3 電壓模基準補償電路

該電路是利用寬擺幅PMOS Cascode電流鏡的高輸出阻抗以改善電路的PSRR特性;內部由PM7→NM3→NM1→PM1→PM7構成的閉環負反饋環路，抑制了包括電源Vdd噪聲在內的各種擾動，又顯著提高了偏置電路的匹配性和穩定性。同時，電路內部還存在一條由PM7→NM3→NM0→MN7組成的正反饋環路，電路結構中應使負反饋環路比正反饋環路具有更高的增益，以確保平衡條件下系統的穩定。由基準核心電路與自偏置回路共同構成一個環路控制結構。這種控制結構類似運算放大器的作用，回路能有效提高整個基準電路PSRR。

Mn管并聯在電阻Rn端，柵電位接基準或近似基準輸出，選擇其源端合適的電位使該管從低溫段開始導通。由于低溫起點的補償在高溫區同樣起作用，因此必須協同配置補償起始點，補償量的大小以及一階非對稱補償曲線的變化特性。由于VGSN的正溫度特性與VTN的負溫度特性，使得Mn管有效驅動電壓呈正溫度特性并占主導作用，Mn管電流導通后隨溫度上升而增加，流過Rn電阻電流的正溫度系數減小而負溫度系數增加，輸出負溫度特性加強，形成第一個極高峰值點。同時由于補償管并聯的分流作用，輸出電壓值降低，形成圖2(b)所示的二階補償特性。由于Mn管柵壓VGN及其溫度特性在一定范圍內可自由配置，當VGN下降到低于基準電壓時，VGN負溫度系數增加，Mn管電流的正溫度系數下降，從而抑制了輸出電壓的降低。這意味著可通過配置VGSN電壓選擇合適的補償起始點及其溫度系數得到所需的二階補償特性，或者當補償設定后，Mn管的溫度負反饋控制更有利于溫度特性的穩定。

在實際調制電路中，輸出支路電流的大小會影響該支路三極管EB結的溫度特性，因此，在優化電壓模結構時，要綜合輸出支路電流大小、補償電流大小、以及基于降低電流失配參數設計這三方面優化考慮。

2.2 高階補償結構分析

在曲率補償原理的基礎上，利用分段補償的原理，將全溫度范圍劃分為若干個子區間分段進行補償［7］，采用如圖4所示的Mc與Rp的并聯結構，形成補償電流的分流控制機制。當溫度變化時，無論補償管Mc的導通狀態如何變化，Mc與Rp中的總電流因由輸出支路決定其溫度特性保持原有規律不變，即Mc補償電流的導通狀態對輸出支路中的其它部分的溫度特性不產生影響，而只對并聯部分電壓降的溫度特性產生作用。Mc導通后使并聯等效電阻減小，在輸出支路電流溫度特性保持恒定的條件下，導致并聯結構的電壓降低，形成高溫下負溫度系數增強的補償機制。圖4中，Vs電壓的選擇應使補償管工作在弱反型區、并聯電阻Rp的選擇則使補償管處于線性電阻區，同時設計補償管合適的W/L參數，實現對微弱高階補償量的有效控制。

圖4 自適應高階補償控制結構

圖4中Mc補償管的柵電位可在VREF電壓附近靈活調節，當VG＞VREF時，補償管的正溫度系數電流調節作用增強，相反，當VG＜VREF時，負溫度系數電壓調節作用減弱。

3 系統驗證與分析

電路運用Cadence Spectre工具，采用CSMC 0.35 μm CMOS工藝)，在－40℃ ＜T＜125℃范圍下進行仿真。

由于電路補償主要是通過并聯Mn管來實現的，首先測試補償MOS管的溫度特性，圖5中Mn管的閾值電壓為負溫度特性，其VGS因采用高于基準電壓的柵壓驅動而具有正溫度特性，由此形成Mn正溫度系數電流圖6所示。由于Mn管VGS與VTN之間的有效驅動電壓隨溫度下降而減小，因此當溫度下降到某一臨界點時，Mn截止。這里通過適當配置Mn管的柵源電壓，可以使得Mn的補償作用在整個溫區內有效。

從圖5可見Mn管開啟較早，在全溫區范圍內補償，由于Mn管的補償電流隨溫度增加不斷上升，流過并聯Rn電阻的電流正溫度系數減小，輸出電壓降低，并且一階非對稱曲線高溫段正溫度系數的減小程度遠大于低溫段。

圖7所示采用高階補償技術后，在－40～125℃溫度范圍內，基準電壓溫度系數在 tt、ff、fs、sf、ss模型下分別為:2.84 × 10－6/℃、28.2 × 10－6/℃、35.11 × 10－6/℃、23.3 ×10－6/℃、4.32×10－6/℃，其中fs模型溫度系數較大。

如圖8所示，tt模型下，補償后 PSRR在低頻100 Hz為 －70.6 dB，10 kHz為 －63.36 dB。當電源電壓在0～3 V范圍內變化，輸出基準電壓與電源電壓關系如圖9所示。基準電路通過高階補償技術補償后，電源電壓不到2 V時即開始工作。tt模型下，當電源電壓在2～3 V范圍內變化時，其電壓值波動為3 mV/V。

4 結束語

提出了一種新的電壓基準高階補償方法。采用分段補償控制，利用輸出支路內部自適應負反饋控制，通過在低溫段和高溫段分別注入或分流不同溫度系數的電流，將一階線性補償的單峰極值變為多峰極值，將輸出電壓的變化范圍降低到幾十μV量級。與傳統的高階補償基準電路相比，新的自適應高階補償結構對溫度系數的改善十分明顯。基于CSMC 0.35 μm CMOS工藝的仿真結果表明，經優化后的高階補償，3 V工作電壓下，電壓模基準在－40～125℃溫區范圍內輸出電壓變化幅度只有3 mV，溫度系數僅為2.84×10－6/℃，功耗低，在高精度低成本方面具有明顯的技術優勢。

［1］PAUL R G，PAUL J H，STEPHEN H L.Analysis and design of ananlog integrated circuits［M］.4th Edition.Beijing:High Education Press，2005.

［2］LI Yan，WU Jin，HUANG Zhiqi.A Sub －1 × 10－6/℃ high－order curvature － compensated bandgap reference［J］.IEEE APCCAS，2008，30(6):1204 －1207.

［3］LEUNG K N，MOK K T.A sub－1－V 15×10－6/℃ CMOS bandgap voltage reference without requiring low threshold voltage device［J］.IEEE J.Solid － State Circuits，2002，37(4):526－530.

［4］LI Jinghu，WANG Yongsheng，YU Mingyan.A novel piecewise curvature corrected CMOS bandgap reference［C］.Mexico:IEEE Proceedings of the 7th International Caribbean Conference on Devices，Circuits and Systems，2008:1 － 5.

［5］HUANG Shizhen，LIN Wei，CHEN Wangsheng.A design of high PSRR CMOS voltage reference based on subthreshold MOSFETs［C］.Korea:IEEE Conference on Industrial Electronics and Applications，2008:2495 －2498.

［6］CHENG Dongfang，LI Xiaohui，ZHANG Jue.A dual－ output voltage reference for high－accuracy pipelined ADC［C］.Japan:IEEE，ICEPT －HDP，2008:1 －4.

［7］JIANG T，YANG H Z.Bandgap reference design by means of multiple point curvature compensation ［J］.Chinese Journal of Semiconductors，2007，28(4):490－495.

Design of a Low Temperature Float High Precision CMOS Bandgap Reference

WANG Yuxing1，CAO Xiaojun1，JIANG Shengyu2，WU Jin3
(1.Suntech V College，Wuxi College of Science and Technology，Wuxi 214028，China;2.Manufacturing Technology Division，Hynix Semiconductor China Ltd，Wuxi 214028，China;3.Wuxi Campus，Southeast University，Wuxi 214135，China)

Based on the basic principles of linear segmented compensation and the output branch structure of the internal temperature of negative feedback，this paper proposes a novel structure which is simple and adapts to high order compensation methods of different opening directions.It also designs a low temperature float high precision voltage reference circuit based on the current mirror structure.Simulation by the CSMC 0.35 μm CMOS process indicates this bandgap reference can reach a temperature coefficient of 2.84℃ from －40 to125℃.PSRR can reach－70.6 dB and －63.36 dB at 100 Hz and 10 kHz PSRR，respectively.When the power supply voltage is in the range 2～3 V，the voltage fluctuation value is 3 mV/V.The proposed BGR has good overall performance.

CMOS bandgap reference;low voltage;curvature compensation;temperature coefficient

TN432

A

1007－7820(2012)08－006－04

2012-03-12

王宇星(1980—)，女，碩士，講師。研究方向:數模混合IC設計。姜盛瑜(1979—)，男，工程師。研究方向:器件工藝設計。吳金(1965—)，男，教授。研究方向:模擬，數模混合集成電路設計。