電路板級的電磁兼容設計

海軍701廠 薛 璐

現代軍事電子裝備日益復雜，其電磁兼容（EMC）設計在裝備中的作用越來越重要。當一個系統的多個元件或設備在同一環境中工作時，就會產生電磁干擾（EMI），并且元件和設備越多，EMI的機率越大，即使看起來很小的EMI，也會造成嚴重的事故或是可靠度變差。

在設計階段，對潛在的EMI采取的措施要比在設備使用后再補救所花費的成本小得多。所以，抑制EMI應從電子設備制造的初級階段開始，從印制電路板（PCB）的設計著手。即從元件的選擇，元件的布局，電源布線，信號布線及地線設計等方面提高部件間可靠性，從而較好的實現EMC。

一、元件的選擇

元件選擇的一般原則：

1.低輻射：大部分數字集成電路（IC）制造商提供具有較低輻射的膠合邏輯產品（膠合邏輯產品指的是連接不兼容的復雜電路的簡單邏輯電路）。

2.傳輸線匹配I/O：IC輸出引腳必須匹配高速信號的傳輸線。例如當驅動一個25Ω的并聯終端負載時，就可以使用總線驅動器。

3.低輸入電容：低輸入電容有助于降低邏輯器件的狀態變化時的電流峰值，因此可以減小磁場輻射和地返回電流。

4.鋁電解電容可能發生幾微秒的暫時性介質擊穿，因而在紋波很大或有瞬變電壓的電路里，應該使用固體電容器。

5.使用寄生電感和電容量較小的電阻器。片狀電阻器可用于超高頻段。

6.大電感寄生電容大，為了提高低頻部分的插入損耗，不要使用單節濾波器，而應該使用若干小電感組成的多節濾波器。

7.使用磁芯電感要注意飽和特性，特別要注意高電平脈沖會降低磁芯電感的電感量和在濾波器電路中的插入損耗。

8.用于敏感電路的電源變壓器應該有靜電屏蔽，屏蔽殼體和變壓器殼體都應該接地。

9.有引腳的元件有寄生效果，因此引腳的長度應盡可能的短。而無引腳且表面貼裝的元件的寄生效果要小一些。從電磁兼容性的觀點看，表面貼裝元件效果最好，其次是放射狀引腳元件，最后是軸向平行引腳的元件。

二、元件的布局

盡可能縮短高頻元件之間的連線，設法減少它們的分布參數和相互間的EMI。易受干擾的元件不能相互挨得太近，輸入和輸出元件應遠離。輸入輸出端用的導線應盡量避免相鄰平行，最好加上線間地線，以免發生反饋耦合。如：同相放大器的輸入輸出端一但靠近，在它們之間就會產生寄生電容。這樣，由于該電容而形成了輸出返回到輸入的正反饋環路，最終引起振蕩。這種振蕩與輸入信號無關，即使在沒有輸入時也會發生。振蕩頻率由同相放大器的電路結構和寄生電容的大小等因素決定。實際上，大部分為1MHz以上。隨著寄生電容的大小變化，不僅產生電路的振蕩，甚至發生工作不穩定和特性變壞的情況。而在反相放大器中，由于米勒效應引起高頻特性變壞。設反相放大器的增益為A，輸入輸出間的寄生電容為C。由于米勒效應，從輸入端可以看成輸入與地之間加入了(A+1)C的電容。如果信號源電阻Rg非常低，則是可以的。但是，如果Rg很高，則該Rg與米勒電容(A+1)C就會形成LPF(低通濾波器)，使得高頻特性下降。因此，無論是正相放大器還是反相放大器，其輸入輸出端都不允許靠得太近，特別在增益高或在寬帶放大器中更要特別注意。不僅對于一級放大器，對于多級放大器也同樣要注意這個問題。

三、電源布線

1.電源布線產生的EMI

電源布線會產生分布電容、分布電感、分布電阻。PCB上供電電源通常為直流電源，供電的主要目的是為PCB上的每個用電元件提供一個準確的電壓。而電源所驅動的負載常具有瞬態變化的特性，受分布阻抗的影響，負載電壓或電流的瞬態變化會引起電源電壓或電流發生瞬態變化，這如同在電源的負載端接上一個瞬態變化的信號源。特別是在高頻，有的器件工作在數字開關狀態，這一現象更為突出。這樣電源布線既含有直流電壓，又含有瞬態變化的電壓(稱為寄生電壓)，瞬變電壓會產生高次諧波，其都是產生EMI的主要來源。

2.電源布線的防干擾措施

(1)電源平面法

利用PCB的一層作為電源平面層，至少有一層作為地平面，每一層只能提供一種電源電壓，通過PCB上的過孔將電源電壓引到器件上。這種做法使電源布線分布阻抗非常小，電路壓降小，器件上能得到穩定的直流電壓。同時平面間靠得很近，能較好地抑制電場耦合。且電源平面往返電流大小相等，磁場干擾能抵消。

(2)共地平面法

這個地作為電源及電子器件的公共地，高頻布線設計中，電流的返回路徑對系統的影響比較大，由于是平面地，電源及所有信號(包括發送和接收)返回路徑的附加阻抗非常小，壓降可忽略，各器件上就能得到穩定的電源電壓。同時，所有的電源去線與信號線都與平面地成鏡像關系，形成的電流也是鏡像電流，EMI耦合得到較好地抑制。

(3)電源母線法

這種布線設計可分別提供幾種電壓。布線的條數由器件的多少而定。這種布線要達到以下要求：

(1)布線要寬。

(2)加去耦電容。這種電容起到旁路濾波的作用。要在電源的輸入端并聯較大的和較小的濾波電容。在高頻時，實際的電容器相當于帶通濾波器，它可等效為電感、電阻和電容的串聯，較大的和較小的電容并聯使用，目的是增加旁路濾波的帶寬。同時，在每一個有源器件的電源引腳與地之間也要并聯一個電容器，這個并聯電容相當于噪聲濾波器，能濾掉高頻諧波噪聲。

(3)地線環繞，作為母線中的地線可以不等寬，但寬窄過渡要平滑，以避免產生噪聲，地線要靠近供電電源母線和信號線，因電流沿路徑傳輸會產生回路電感，地線靠近，回路面積減小，電感量減小，回路阻抗減小，從而減小EMI耦合。

四、信號布線

信號布線同樣有分布電感、分布電容和分布電阻，它們代表了干擾耦合路徑的分布參數，這些分布參數隨信號頻率的增加而增大。

只要兩條線有電位差，兩條線間就會存在電場。假設三條導線，A、B分別為信號線，D為地線，C-AD為A的分布電容，若A的電位比B的高，B處在A的某個或某些等位面上，A中的電位就會與B發生耦合，這種電場耦合為容性耦合。同理B與A也可能產生這種耦合。抑制容性耦合的方法：一是要增大兩布線導線間的距離(大于干擾信號最大波長的四分之一)，二是要減小信號線與地之間的距離。

若A、B兩導線靠近，當導線A中有電流時，它的周圍就存在著磁場，磁感線就會有一部分環繞到導體B組成的回路中，B回路就被感應出感生電流，這種磁場干擾耦合屬于感性干擾(互感)耦合。同時，若A導線中的電流發生變化，還會存在自感，也會產生感性干擾(自感)耦合。抑制感性干擾耦合的方法：一是增大信號線與信號線之間的距離，以減小互感，原因是互感系數與距離成反比。二是減小信號線與地之間的距離，以減小信號線與地之間圍成的磁通面積。減小線地距離外，還應盡量避免信號線的平行布設。

五、地線（GND）設計

1.正確選擇單點接地與多點接地。

在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，可以應采用單點接地的方式。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1MHz～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

2.數字地與模擬地分開。

電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地；高頻電路宜采用多點串聯接地，地線應短而粗。高頻元件周圍盡量用柵格狀大面積地箔，要盡量加大線性電路的接地面積。

3.接地線應盡量加粗。

若接地線用很細的線條，則接地電位會隨電流的變化而變化，致使電子產品的定時信號電平不穩，抗噪聲性能降低。因此應將接地線盡量加粗，使它能通過三倍于PCB的允許電流。如有可能，接地線的寬度應大于3mm。

4.接地線構成閉環路。

設計只由數字電路組成的PCB的地線系統時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：PCB上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地線上產生較大的電位差，引起抗噪聲能力下降；若將接地線構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力。

六、結束語

EMC已成為線路設計所面臨的主要問題之一。由于干擾產生的原因多種多樣，干擾的強弱、影響的程度也是千差萬別，所以，PCB布線設計中的抗干擾是一項實踐性非常強的技術工作。良好的PCB設計可以大大提高系統的抗干擾能力，從而提高系統可靠性。

[1]【美】曼特羅斯(Montrose,M.I.),呂英華,等.電磁兼容的印制電路板設計[M].北京:機械工業出版社,2008.

[2]趙家升,等.電磁兼容原理與技術[M].北京:電子工業出版社,2012.

[3]顧海洲,馬雙武.PCB電磁兼容技術-設計實踐[M].北京:清華大學出版社,2004.