基于溫度補償的無運放低壓帶隙基準源設計

摘要：設計了一種帶溫度補償的無運放低壓帶隙基準電路。提出了同時產生帶隙基準電壓源和基準電流源的技術，通過改進帶隙基準電路中的帶隙負載結構以及基準核心電路，基準電壓和基準電流可以分別進行溫度補償。在0.5 μm CMOS N阱工藝條件下，采用spectre進行模擬驗證。仿真結果表明，在3.3 V條件下，在－20～100 ℃范圍內，帶隙基準電壓源和基準電流源的溫度系數分別為35.6 ppm/℃和37.8 ppm/℃，直流時的電源抑制比為－68 dB，基準源電路的供電電壓范圍為2.2～4.5 V。

關鍵詞：基準電壓； 基準電流； 帶隙負載結構； 溫度系數； 電源抑制比

中圖分類號：TN91934文獻標識碼：B文章編號：1004373X(2012)04014503

Design of low voltage bandgap reference sources with temperature compensation

but without operational amplifier

LI Kai， ZHOU Yun， JIANG Yadong

(State Key Laboratory of Electronic Thinfilm and Integrated Devices， University of Electronic Science and Technology of China， Chengdu 610054， China）

Abstract： A low voltage bandgap reference circuit with temperature compensation but without operational amplifier is designed. Techniques for generating both the bandgap reference voltage source and reference current source are proposed. By modifying the bandgap load or the reference core circuit in the bandgap reference circuit， the temperature dependences of the reference voltage output and the current output can be compensated separately. The Spectre is adopted to carry out the simulation verification under the condition of 0.5 μm CMOS N well technology. The simulation result shows that while they are operating at 3.3 V and in－20 ℃～100 ℃， the temperature coefficients of bandgap reference voltage source and the current source are 35.6 ppm/℃ and 37.8 ppm/℃ PSRR is －68 dB at DC， and the power supply voltage of the reference source circuit is at the range of 2.2～4.5 V.

Keywords： reference voltage; reference current; bandgap load; temperature coefficient; PSRR

收稿日期：20110826

基金項目：國家自然科學基金資助項目（61021061）;電子科技大學富通翱翔計劃科研基金（FTAX201013）帶隙基準源是集成電路中一個重要的單元模塊。目前，基準電壓源被廣泛應用在高精度比較器、A/D和D/A 轉換器、動態隨機存取存儲器等集成電路中［12］。隨著大規模集成電路的發展，具有低溫漂的基準電壓源與基準電流源越來越多地被要求設計在同一個集成電路中。傳統的帶隙基準源電路一般以產生低溫漂的基準電壓為設計目的，由于薄膜電阻阻值受溫度影響，并不能得到溫度特性較好的基準電流。

本文結合低壓技術，利用薄膜電阻的正溫度系數對基準電流進行補償，通過改進帶隙基準電路中的帶隙負載結構對基準電壓進行補償，基準電壓和基準電流可以同時分別進行溫度補償。提出一種同時產生穩定低壓基準電壓源和基準電流源的低功耗電路。此基準電路結構簡單、占用芯片面積小、功耗低，可以廣泛應用于各種集成電路中。

1傳統低電壓帶隙基準源

圖1為傳統低壓帶隙基準電壓源［36］的原理示意圖。雙極性晶體管的基極-發射極電壓Vbf，具有負溫度系數，當溫度為300 K時，其溫度系數一般為－1.5 mV/K。而熱電壓VT具有正的溫度系數，其溫度系數為+0.087 mV/K［7］。由于運算放大器組成反饋環路，X點與Y點電壓相同，M點與N點電壓相同，電阻R1的壓降就等于Q1與Q2的電壓差ΔVbe，輸出電流Iref與輸出電壓Vref可以分別表示為： Iref=1R2+R3Vbe2+R2+R3R1ΔVbe（1）

Vref=R4R2+R3Vbe2+R2+R3R1ΔVbe（2）若考慮電阻的溫度系數TCR：TCR=RT/R(T0) （3）由式（1），（2）可得：

VrefTT = T0=R4(T0)R2(T0) + R3(T0)Vbe2TT = T0 + R2(T0) + R3(T0)R1(T0)kln nq（4）

IrefTT = T0=1R2(T0) + R3(T0)Vbe2TT = T0 + R2(T0) + R3(T0)R1(T0)kln nq-

TCRR2(T0) + R3(T0)Vbe2TT = T0 + R2(T0) + R3(T0)R1(T0)ΔVBE（5） 選取合適的電阻比例（R2+R3）/ R1，可以得到與溫度無關的基準電壓Vref，但是由于R2與R3的溫度系數TCR不為零，則不能得到與溫度不相關的電流Iref。

2改進的低電壓帶隙基準負載結構

由式（5）可得，要得到在一定溫度范圍內與溫度零相關的基準電流I(T0)，電阻溫度系數TCR必須滿足：IrefTT = T0 = 1R2(T0) + R3(T0)Vbe2TT = T0 + R2(T0) + R3(T0)R1(T0)kln nq-TCRIref(T0) = 0（6）電阻溫度系數TCR可以表示為：TCR=1R2(T0) + R3(T0)Iref(T0)Vbe2TT = T0 + R2(T0) + R3(T0)R1(T0)kln nq（7） 圖1傳統低電壓帶隙基準源通過調整電阻的阻值可達到上式要求，但在這種情況下，式（2）中的基準電壓V(T0)就一定不與溫度零相關，為了產生在一定溫度范圍內與溫度無關的基準電壓Iref，現引入了一種新的負載結構，圖1中的負載電阻R4可改成如圖2中Rz的結構，基準電壓Vref可以表示為：Vref=RyRx+RyVbe3+RxRyRx+Ry+RzI(T)（8） 由上可知，滿足式（7）時，可以得到在一定溫度范圍內與溫度零相關的基準電流I(T0)，要得到在一定溫度范圍內與溫度無關的基準電壓Vref，必須滿足：RyRx + RyVbe3TT = T0 +I(T0)·

RxRyRx + Ry + RzTCR=0（9）由于電壓Vbe的溫度系數室溫下為-1.5 mV/K，所以要選擇具有正溫度系數的電阻以滿足式（9）的要求。在CMOS工藝中的擴散電阻和阱電阻阻值是隨著溫度的升高而增大的，符合電路設計要求。

圖2一種新的負載結構3改進的無運放低電壓帶隙基準電路

為了使電路的功耗進一步降低，提出了一種無運放低電壓基準電路，將圖2中的負載結構放入該基準電路中，得到如圖3中的改進的無運放帶隙基準電路，此電路中流過節點X和Y的電流分別為sI，s為常數，其大小可通過改變相關MOS管的寬長比調節，令流過管M3a與管M4a的電流均為sk1I，流過管M3b與管M4b的電流均為sk2I，可通過調節k1與k2的值來調節流過電阻R4的電流，改進的帶隙基準電路可以更好的調節電路中各支路電流的大小，從而可以更精確的得到需要的基準電流值和基準電壓值。基準電流Iref和基準電壓Vref分別表示為： Iref=1R2+(1+s)R3Vbe2+R2+R3R1ΔVbe（10）

Vref=sk1R4+(1+s)R3R2+(1+s)R3(VBE2+GΔVbe)（11）

G=sk1R4(R2+R3)+sR2R3R1［sk1R4+(1+s)R3］ （12）

圖3改進的帶隙基準電路由式（10）和（11）可知，基準電壓Vref和基準電流Iref有不同的溫度補償方式，如果要求Vref和Iref同時與溫度零相關，必須滿足以下條件：Vbe2TT = T0 = -Gkln nq(13)

TCR=1［sk1R4+(1+s)R3］Iref(T0)R3R1kln nq (14)由公式（10）~（14）可得：Iref(T0)=VbG0［R2+(1+s)R3］(1－TCRT0)(15)

VbG0=Vbe2+GΔVbe(16)式中VbG0約為1.25 V，對于設計所需要的基準電流值，根據式(15)可以更好地選擇薄膜電阻值的大小。

4電路仿真結果

本文設計的帶隙基準源的整體版圖如圖4所示。

圖4帶隙基準電路版圖設計面積為148 μm×120 μm。基于0.5 μm CMOS工藝，通過spectre對圖3所示的電路進行仿真優化［8］。在電源電壓為3.3 V的條件下，溫度從－20~120 ℃變化時，得到圖5所示輸出電壓Vref隨溫度變化仿真曲線圖，溫度系數為35.6 ppm/℃。圖6是得到的輸出電流Iref隨溫度變化仿真曲線圖，溫度系數為37.8 ppm/℃。這說明了電路可以同時提供溫度補償的低溫漂基準電壓和基準電流?；鶞孰妷旱腜SRR特性如圖7所示，在直流情況下，PSRR為－68 dB。

圖5基準電壓溫度特性曲線圖6基準電流溫度特性曲線圖7基準電壓PSRR特性曲線5結語

基于低電壓帶隙基準源的基本原理，提出一個可以同時提供溫度補償的低壓基準電壓和基準電流的電路設計。設計中用具有正溫度系數的薄膜電阻對基準電流進行溫度補償，通過改進帶隙基準電路中的帶隙負載結構對基準電壓進行補償，同時得到了低溫漂的基準電流和基準電壓。仿真結果表明，在－20~120℃的溫度范圍內，基準電壓和基準電流的溫度系數均小于40 ppm/℃，具有較好溫度特性，直流時的電源抑制比為－68 dB。此電路設計結構簡單，可以廣泛應用于各種集成電路中。

參考文獻

［1］GUNAWAN M， MEIJER G C M， FONDERIE J， et al. A curvaturecorrected lowvoltage bandgap referance \\[J\\]. IEEE Journal of Solid State Circuits， 1993， 28 (6): 667670.