1.5位pipelined ADC單級傳函的數模分析

摘要：1.5位結構是構成pipelined ADC的基本單元，總結了2位向1.5位方案傳函的演變過程，但對轉換的最優性并未證明。在此通過理論分析揭示了ADC及其單級傳輸函數變換的本質，證明了在Pipeline結構中，ADC單級傳輸函數演變的本質是：通過單級傳函的變化，使整個ADC最終的傳輸函數與我們所習慣使用的（或者說最初使用的），相差不大于1個LSB，同時在參考電壓失調，子DAC輸出失調或者增益錯誤方面獲得一定的魯棒性。

關鍵詞：Pipelined ADC； 1.5位； 傳輸函數； DC傳輸曲線； 右移Vref/4

中圖分類號：TP271+.5文獻標識碼：A文章編號：1004373X(2012)04019503

Analysis of singlestage transfer function mathematical model of 1.5bit pipelined ADC

LI Bo， ZHANG Kefeng

（Huazhong University of Science and Technology， Wuhan 430074， China）

Abstract： The 1.5bit structure is the basic unit of a pipelined ADC. The evolution process of the program from 2bit to 1.5bit are summarized in Reference \\[1\\]， but the optimality of conversion does not be proved. In this paper， theoretical analysis reveals the nature of ADC and its evolution process of the singlestage transfer function in the pipeline structure. The nature of evolution process of the singlestage transfer function is: the change of singlestage transfer function makes the differece to be no more than 1 LSB between the ADC transfer function and that the engineers are accustomed to using (or initial use)， while gaining a certain robustness for the reference voltage offset， subDAC output offset or gain errors.

Keywords： pipelined ADC; 1.5bit; transmission curve; right shift Vref/4

收稿日期：20110915

基金項目：國家重大科技專項課題: 新一代寬帶無線移動通信網 (2010ZX0300700202 )pipelined ADC是高速高精度模數轉換器的首選結構，由于1.5位結構對參考電壓失的魯棒性最強，因此成為了pipeline結構的首選方案。1.5位結構是由2位結構演變而來，對其演變過程及原因很多論文都有論述［1］，但是理論分析及傳輸函數的推導則鮮有之。本文主要從系統及算法層面，對1.5位每級轉換器的每級DC傳輸特性曲線的演變過程進行了簡單介紹；然后對2位方案中，級間增益縮小一半后，DC傳輸曲線需要右移Vref/4的原因做了理論推導分析。

11.5位每級傳函

1.5位每級方案由2位每級方案演化而來，如圖1為2位方案的單級DC特性傳輸曲線，這時的級間增益為4，但是這樣的傳輸曲線存在一個問題，即當參考電壓存在失調的時候，該級輸出會超過下一級量程（見圖2），而產生誤碼，所以在實際工程中不適用［2］。為了解決這個問題，將2位每級方案中的級間增益縮小為2，得到如圖3所示的單級DC特性傳輸曲線，這樣參考電壓在±Vref/4失調范圍內都不會超過下一級量程，因此不產生誤碼［3］。但這個方案產生的編碼輸出，與人們所習慣的（或者所期望的）編碼輸出存在一個固定差值，為了解決這個問題便將子ADC參考輸入和子DAC的輸出水平右移了該級的Vref/4，即將傳輸曲線右移Vref/4（原因見第2節）便得到了圖4，于是同時解決了失調電壓及輸出編碼“錯誤”2個問題［4］。后來發現當第3個參考電壓產生Vref/4失調時傳輸曲線變為圖5，等效于第3個參考電壓消失，同時又不會產生誤碼，在器件開銷上還減少了一個比較器［5］，因此圖5的傳出曲線被沿用至今，因為圖5中只有3組編碼，且相鄰級間有一位冗余位，因此被形象的稱為1.5位每級［6］。

圖12位方案2縮小級間增益后，DC曲線右移Vref4的原因

首先來討論一下從圖3到圖4解決了什么問題，以4位數據輸出的Pipelined ADC結構為例，設Vin=ε，其中ε為遠小于1LSB的正電壓，那么單級DC曲線為圖1時的輸出為1 000，而同樣的輸入量在圖3下的輸出為1011，而人們習慣認為+0應該對應到1 000之上［5］，所以說圖4的傳輸曲線和人們的習慣（期望）發生了沖突，所以要將圖3變化到圖4來解決這個沖突［7］。要解決這個沖突，實質便是將圖3的傳輸曲線經過處理后，對于整個ADC得到與在圖1下相同的，或者僅相差不大于1個LSB的傳輸函數。下面通過推導分析來找出得到解決方法。

圖22位方案中的參考電壓失調圖3級間增益為2的2位方案圖4改進后的2位方案圖51.5位方案設一個由n級組成的Pipelined ADC，每級的傳輸曲線如圖3所示，首先來計算這個ADC的傳輸函數。那么可以得出等式：Vn+1=2Vn－VDACn（1）特別的，因為最后一級沒有余量輸出，所以最后一級輸出電壓：VL=VDAC+ρ（2）ρ為最后一級的量化誤差。由式（1）可得：Vn=12Vn+1+VDACn（3）式中：n=1，2，3，…；由式（3）可以得出：V1=12V2+VDAC1

V2=12V3+VDAC2

因此得到圖6。但是圖6的傳輸曲線存在與圖一相同的問題，如圖6中offset1箭頭對應的虛線所示，參考電壓在負方向上沒有對失調電壓的魯棒性，但是在正方向上，如offset2失調電壓并不會對輸出數據產生影響［8］，而且在產生了offset2失調后，對正負失調電壓有同樣的裕度為Vref/4［9］。所以很自然地會想到，將圖6中所有的比較電壓都向右移Vref/4，從而得到了圖4，很容易能得到圖4對應pipelined ADC的傳輸函數為：Vi=(－1+12n+D2n)Vref（16）將式（16）中的n換成2n-1使之和（7）式有相同的位數，得：Vi=(－1+122n－1+D22n－1)Vref（17）不難發現式（17）與(14)僅相差122n，即一個LSB。同時對于式（14）令Vi=0，得D=1000…或0111…。符合期望。

圖6級間增益為2的2位方案，子DAC水平減小后3結語

所以ADC的本質是將一個電壓量，分成成一定關系的電壓量之和（見式（4）），并把這些電壓量用二進制數據表示（見式（5）），然后形成一個近似的電壓表達式（見式（7）），即ADC的傳遞函數，其與實際電壓最大誤差為1LSB，也就是最大量化誤差。所以ADC單級傳輸函數演變的本質是，在Pipeline結構中，圍繞著ADC的本質，調整單級的傳函，使ADC最終的傳輸函數與所習慣使用的（或者說最初使用的），相差不大于1個LSB（見式（13）），同時在參考電壓失調，子DAC輸出失調或者增益錯誤方面獲得一定的魯棒性。

參考文獻

［1］CONROY C S G. A highspeed parallel pipelined A/D converter technique in cmos \\[D\\]. Berkelely， USA: University of California， 1994.

［2］LEWIS S H.， FETTERMAN H S. A 10b 20Msample/s analogtodigital converter \\[J\\]. IEEE Journal of solidstate circuts， 1992， 27 (3): 1219.

［3］MCCREARY J L， GRAY P R. All MOS charge redistribution analogtodigital conversion techniques \\[J\\]. IEEE J. of SolidState Circuits， 1975， SC109: 371377.

［4］RAZAVI Behzad. Design of analog CMOS integrated circuits \\[M\\]. 11th ed. \\[S.l.\\]: McGrawHi， 2001.

［5］CHO T B， GRAY P R. A 10 b，20 M sample/s，35mW pipeline A/D convert \\[J\\]. IEEE Journal of SolidState Circuits， 1995， 30 (3): 166172.

［6］SUMANEN L， WALTRAI M， HALONEN K. A 10bit 200MS/s CMOS parallel pipeline A/D convertert \\[J\\]. IEEE J. SolidState circuits， 2001， 36 (2): 10481055.

［7］TAMDA Y， YAMAKIDO K. A CMOS 6 bits 500MSample/s ADC for a hard disk drive read channel \\[C\\]// Proceedings of 1999 IEEE International SolidState Circuits Conference. San Francisco， CA ， USA: ISCCC， 1999: 324325.

［8］QUINN P J， ROERMUND A H M. Accuracy limitations of pipelined ADCS \\[C\\]// Proceedings of IEEE International Symposium on Circuits and Systems. \\[S.l.\\]: IEEE， 2005: 19561959.

［9］CHUANG S Y， SCULLEY T L. A digitally selfcalibrating 14bit 10 MHz CMOS pipelined A/D converter \\[J\\]. IEEE Journal of SolidState Circuits， 2002， 37 (6): 674683.