TMS320DM642的視頻實時處理和顯示系統的設計

唐剛，李朝海，左洪成

（電子科技大學 電子工程學院，成都 611731）

唐剛（碩士研究生），主要研究領域為視頻無線傳輸。

引 言

隨著電子技術的發展，數字信號處理器的應用越來越廣泛。涉及的應用領域大到航空航天器材，如飛機、飛船等；小到日常電子產品，如手機、數碼相機、MP4、多媒體和通信設備等。TMS320DM642（以下簡稱DM642）是TI公司推出的一款32位定點DSP芯片，主要面向數字媒體，特別適合于音視頻信號的處理。

然而目前國內基于DM642的視頻顯示方案大多采用飛利浦公司的SAA71XX系列視頻編碼芯片，而這些芯片的工作溫度都不能滿足標準工業溫度范圍（－40～＋85℃）。本文提出的方案采用的全部芯片的工作溫度范圍均能滿足工業溫度標準，因此具有更廣泛的適用環境。

1 DM642結構特點

DM642保留了C64x原有的內核結構，工作頻率由內部倍頻器設置，可以達到500MHz、600MHz和720 MHz。相應的時鐘周期為2ns、1.67ns和1.39ns。每秒可執行指令數為4 000MIPS、4 800MIPS和5 760MIPS。DM642采用TI公司第二代增強型超長指令集（VelociTI.2），它的EMIFA接口數據總線寬度為64位，最高數據存取頻率為133MHz，可直接與大容量、低成本的SDRAM芯片無縫連接。DM642片上帶有3個雙通道數字視頻接口，可同時處理多路數字視頻流。

TMS320DM642的片上存儲空間分為L1存儲區和L2存儲區兩部分。L1存儲區又分為程序存儲空間和數據存儲空間，程序存儲空間和數據存儲空間的容量均為16K×8位；L2存儲區為單一的RAM，其容量為256K×8位，L2存儲區管理外部擴展的數據存儲器和程序存儲器［1］。

2 ADV7179硬件特性

ADV7179是ADI公司生產的一款數字視頻編碼芯片，它能將8位CCIR－601 4：2：2格式的數字視頻信號分量轉換為標準的模擬基帶電視信號。ADV7179是一款高性能、小尺寸的芯片，40引腳的LFCSP封裝大小僅為6mm×6mm，而且具有出色的APM（Advanced Power Management，高級電源管理）功能，特別適合應用于手機、數碼相機及手持視頻設備上。ADV7179具有標準I2C總線接口，支持I2C總線快速通信模式，能通過主機對其進行方便的配置。ADV7179具有3個可編程控制的高性能10位視頻DAC，可分別輸出CVBS、Y／C或RGB信號，為了節省功率消耗，可關閉DAC中的一個或幾個。ADV7179的工作電壓可選2.8V或3.3V，在兩種工作電壓下的工作溫度分別可達－20～＋85℃和－40～＋85℃，因此ADV7179可應用在溫度要求較高的場合［2］。

3 硬件設計

本設計的系統硬件結構框圖如圖1所示。其中虛線框部分為本系統所需外接的硬件資源。DM642的GPIO模塊接收從外部SPI接口輸入的視頻TS流，并將其存儲在外部SDRAM中以待處理。DSP按幀讀取SDRAM中的TS流數據，進行解復用和解壓縮，輸出BT656格式的視頻數據到ADV7179。ADV7179將接收到的視頻數據進行D／A轉換編碼，輸出PAL／NTSC制的模擬視頻信號到顯示器。

圖1 系統硬件結構框圖

3.1 時鐘模塊

本系統時鐘源選擇了50MHz的高精度有源晶振，晶振輸出的時鐘信號經時鐘緩沖器芯片ICS551后為DM642提供時鐘。設計中DM642的CLKMODE1和CLKMODE0引腳分別接高電平和低電平，因此DSP倍頻因子設置成12，即DM642的工作主頻為50MHz×12＝600MHz。另一方面，為了給EMIF接口擴展SDRAM提供備用時鐘方案，設計了備用時鐘電路。25MHz高精度無源晶振輸出的時鐘信號輸入鐘乘法器ICS512，通過對ICS512的S1、S0引腳高低電平的不同設置，可以得到125 MHz、133.33MHz、150MHz等不同頻率的時鐘信號，作為EMIF接口的備用同步時鐘選擇。本設計采用1／4×CPU時鐘作為EMIF接口的同步時鐘。

3.2 GPIO接收模塊

DM642共有16個GPIO引腳，引腳的輸入／輸出方向（輸入／輸出／高阻）可以通過編程設置。GPIO接口部分輸入／輸出引腳與其他接口引腳復用，可通過設置相關寄存器的值確定各GPIO引腳的工作方式。本設計采用DSP 16個GPIO引腳中的11個接收外部SPI接口傳來的TS流數據。

SPI接口是MPEG－2視頻碼流傳輸接口標準之一，共11位并行信號，處理簡單且擴展性強，目前一般的MPEG－2視頻編碼器的輸出和視頻解碼器的輸入都是標準的SPI接口信號。并行傳輸系統SPI包括1位時鐘信號、8位數據信號、1位幀同步信號和1位數據有效信號。幀同步信號對應TS包的同步字節為047H，數據有效信號用來區分TS包的長度為188個字節或204個字節。當TS包長188字節時，數據有效信號一直為高電平，同時所有信號都與時鐘信號保持同步。

3.3 外部存儲器模塊

外部存儲器包括2片128Mb的SDRAM和一片4MB的Flash芯片，這3片存儲芯片都連接在DM642的64位外部存儲接口（EMIF）上。

SDRAM選用的是Micron公司的MT48LC4M32B2，這種內存顆粒的架構為1M×32位×4，即每片芯片有4個bank，每bank行地址數為12（A0～A11），列地址數為8（A0～A7）。2片32位的SDRAM擴展成64位，且映射在EMIF的CE0空間。SDRAM的時鐘由EMIF接口的AECLOUT1引腳提供，本設計中CPU主頻采用600 MHz，AECLOUT1輸出配置為4分頻的DSP主頻時鐘，即150MHz。

DM642片內無集成Flash或EEPROM，系統掉電后其內部存儲器和外部SDRAM中的程序和數據將會全部丟失，因此DM642外部需要擴展Flash存儲器，用來存儲程序和重要的數據。本設計中Flash芯片選用的是AMD公司的32Mb（4M×8位）異步存儲器AM29LV033C。由于DM642的EMIF接口支持異步存儲器，因此可直接與Flash相連。AM29LV033C內部的存儲空間是分頁的，共劃分為64個大小為64KB的扇區，通過地址線選擇不同的扇區。AM29LV033C芯片有A［0：21］共22條地址線，但是DM642總共只有20條地址線（AEA［3：22］），由于二者地址線數量不同，DM642不能遍歷Flash的所有地址單元。為了解決這個問題，在系統中采用CPLD對Flash進行頁選控制。CPLD利用從DM642輸入的空間片選信號ACE1、高位地址信號EA22、讀寫控制信號和輸出使能控制信號，經邏輯運算輸出頁選控制信號FLASH＿EXT［19：21］，FLASH＿EXT［19：21］接Flash的最高3位地址線，此3路信號把Flash存儲器劃分為8個頁，每頁存儲器包含8個扇區［3］。

3.4 I 2C總線接口

DM642集成有I2C總線接口，用于與I2C總線外設通信。本設計中DM642就是通過I2C總線模塊對ADV7179進行配置的。TMS320DM642的I2C總線接口包括13個寄存器，分別為I2C總線時鐘分頻寄存器I2CCLKH及I2CCLKL、數據計數寄存器I2CCNT、數據接收寄存器I2CDRR、數據發送寄存器I2CDXR、中斷使能寄存器I2CIER、中斷源寄存器I2CISR、模式寄存器I2CMDR、主地址寄存器I2COAR、設備ID寄存器I2CPID、預分頻寄存器I2CPSC、從地址寄存器I2CSAR和狀態寄存器I2CSTR。通過對這些寄存器進行相應的讀寫操作即可完成和 ADV7179的通信［4］。DM642和ADV7179的接口如圖2所示。由DM642產生與I2C總線外設通信所需的時鐘信號。

圖2 DM642與ADV7179的接口

3.5 視頻顯示模塊

TMS320DM642處理器集成了3個功能豐富的視頻口VP0～VP2，每個視頻口包括20位數據信號VPxD［19：0］，2路時鐘信號VPxCLK［1：0］以及3路控制信號 VPx－CTL［2：0］。時鐘信號 VPxCLK［1：0］作為視頻口和外部編碼、解碼電路的同步時鐘，控制信號VPxCTL［2：0］用于視頻同步（如行同步、幀同步、場同步）和視頻口使能控制。每個視頻口劃分為A、B兩個通道，每個通道既可以配置為視頻輸入口，也可以配置為視頻輸出口，但是A、B兩個通道在使用過程中必須設置為相同類型的輸入或輸出，不能一個通道配置為視頻輸入，另一個通道配置為視頻輸出。本設計中僅用到了視頻口的輸出功能，視頻編碼芯片ADV7179與DM642的視頻口1相連接，具體信號線連接方式如圖2所示。

4 軟件設計

系統軟件的設計和調試是在TI公司的集成開發環境CCS3.3（Code Composer Studio 3.3）下完成的，系統軟件流程如圖3所示。整個系統軟件是在BIOS下基于RF－5（參考設計框架）設計的，設計得到了簡化［5］。

在進行DSP／BIOS任務調度前，程序進行了以下幾個部分的初始化：

① 初始化系統和處理器。

◆ 初始化BIOS和CSL（Chip Support Library）；

◆設置使用64KB的二級高速緩存，并將其映射到EMIF的CE0和CE1空間；

◆設置DMA的優先級序列長度；

圖3 系統軟件流程

◆將二級高速緩存的請求優先級設為最高。

② 初始化RF－5模塊。

◆系統初始化RF－5通道模塊；

◆系統初始化RF－5框架中用于內部單元間通信和傳遞消息的ICC和SCOM模塊；

◆各通道在內部的、擴展的和臨時的堆上完成建立。

③ 建立輸入和顯示通道。

◆建立和啟動一個輸入通道的實例；

◆建立和啟動一個顯示通道的實例。

④ 建立算法實例。

◆在通道中建立和注冊TS流解復用單元；

◆在通道中建立和注冊PES（打包基本碼流）解包單元；

◆在通道中建立和注冊MPEG－2解碼單元；

◆打開通道，建立TS流解復用、PES解包和MPEG－2解碼單元的實例。

以上初始化工作全部完成后，系統則進入DSP／BIOS調度程序管理以下的4個任務系統。4個任務通過RF－5的SCOM模塊相互發送消息，任務調度示意圖如圖4所示。

圖4 任務調度示意圖

4個任務各自實現的功能如下：

①TS流采集任務。TS流采集任務完成數據的采集和存儲。在該任務中，DSP從外部SPI接口獲得一幀最新的視頻圖像TS流，并將其存儲在外部SDRAM中。TS流采集任務接著發送消息到TS流解復用、解包任務，消息中包含TS流數據指針，然后等待輸出任務發送來的消息以便接收下一幀TS流數據。

②TS流解復用及解包任務。TS流解復用、解包任務通過RF－5通道實現TS流的解復用和PES包解包。該任務當接收到TS流采集任務發送來的消息時被激活開始運行，TS流解復用單元將TS流數據小包解復用，生成PES包，PES解包單元再將PES包解包成基本碼流（ES）。這一系列過程完成后，任務發送消息到MPEG－2解碼任務，消息中包含解包后ES數據指針，然后等待TS流采集任務發送新的消息。

③ MPEG－2解碼任務。解碼任務通過RF－5通道實現基本碼流ES的解碼。該任務接收到TS流解復用、解包任務發送來的消息后立刻被激活開始運行。MPEG－2解碼單元將ES解碼，生成圖像數據，接著發送消息到輸出任務，消息中包含圖像數據的指針。解碼任務接下來等待接收TS流解復用、解包任務發送來的新消息，用來進行下一幀圖像ES的解碼任務。

④ 輸出任務。輸出任務接收到MPEG－2解碼任務發送來的消息后開始啟動運行，利用輸出驅動程序將圖像數據輸出到視頻編碼器ADV7179。一幀圖像數據搬運完成后，發送消息給TS流采集任務，接著等待解碼任務發送來的新消息。

5 實驗結果

將編譯好的程序文件通過FlashBurn燒寫到Flash存儲器中，連接好TS流輸入接口和顯示設備，去掉仿真器，復位DSP目標板，使程序自動加載運行。實驗得到的顯示效果如圖5所示。視頻顯示清晰無抖動，達到了項目設計要求。

結 語

本文設計了基于TMS320DM642和ADV7179的符合工業工作溫度標準的視頻實時處理和顯示系統。在硬件方面對各主要模塊分別進行了詳細的設計描述，在軟件方面重點介紹了DSP／BIOS下各處理任務的實現方式及其調度策略。最后通過實驗驗證了系統能夠正常工作，并且能夠得到較好的顯示效果。

圖5 實驗顯示效果圖

DM642出色的圖像處理能力可以使該系統實現邊緣檢測、圖像增強、圖像二值化和濾波等任務。由于本系統工作溫度范圍較通常的視頻處理設備大，因而具有更廣闊的應用空間。

［1］王躍宗，劉京會.TMS320DM642DSP應用系統設計與開發［M］.北京：人民郵電出版社，2009：7－8.

［2］ADI.Chip Scale PAL／NTSC Video Encoder－ADV7174／ADV7179［EB／OL］.［2011－07］.http：／／www.analog.com.

［3］Texas Instruments Incorporated.TMS320C6000系列DSP的CPU與外設［M］.卞紅雨，等譯.北京：清華大學出版社，2007.

［4］韓非，胡春梅，李偉.TMS320C6000系列DSP開發應用技巧：重點與難點剖析［M］.北京：中國電力出版社，2008：434－435.

［5］王軍寧，何迪，馬娟，等.TI DSP／BIOS用戶手冊與驅動開發［M］.北京：清華大學出版社，2007.