RF LDMOS功率器件關(guān)鍵參數(shù)仿真

2012-07-02 05:44:54陳慧蓉顧愛(ài)軍

電子與封裝 2012年8期

陳慧蓉，顧愛(ài)軍，徐政

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇無(wú)錫 214035）

1 引言[1]

為解決傳統(tǒng)MOS功率器件擊穿電壓與工作電流之間的矛盾，1969年Y.Tarui提出了LDMOS器件結(jié)構(gòu)，直到20世紀(jì)90年代，LDMOS器件基本作為開(kāi)關(guān)器件用于電源及電機(jī)控制等領(lǐng)域。20世紀(jì)90年代，隨著移動(dòng)通訊的發(fā)展，移動(dòng)基站對(duì)射頻功率器件的性能提出了新的要求，MOTOROLA公司投入巨資進(jìn)行射頻線性LDMOS功率器件的研發(fā)，LDMOS才真正作為射頻功率器件出現(xiàn)并一舉擊敗硅雙極及GaAs功率器件，占據(jù)移動(dòng)基站用線性射頻功率器件90%以上的市場(chǎng)份額。現(xiàn)在LDMOS射頻功率器件輸出功率已經(jīng)達(dá)到kW級(jí)，增益、效率及可靠性都有了顯著的提升，隨著LDMOS射頻功率器件設(shè)計(jì)和加工技術(shù)越來(lái)越成熟以及可靠性的不斷提高，LDMOS又在向脈沖大功率應(yīng)用領(lǐng)域發(fā)展，適合雷達(dá)脈沖使用的LDMOS新產(chǎn)品也在不斷被推向市場(chǎng)，國(guó)內(nèi)外對(duì)LDMOS器件在雷達(dá)系統(tǒng)上應(yīng)用也進(jìn)行了大量的研究。

2 主要參數(shù)[2]

RF MOS功率器件的主要參數(shù)包括擊穿電壓、截止頻率和導(dǎo)通電阻。

2.1 擊穿電壓

擊穿特性主要表現(xiàn)在源漏結(jié)的擊穿電壓和柵氧擊穿電壓。

源漏通常用高摻雜以減小電阻，因而源漏結(jié)的擊穿電壓主要取決于輕摻雜材料的雜質(zhì)濃度和集中程度。摻雜濃度越低，擊穿電壓越高；結(jié)的曲率半徑rj越大，擊穿電壓越高。用擴(kuò)散或注入形成的矩形源漏區(qū)，通常具有柱形或球形曲率半徑。當(dāng)rj=1μm時(shí)，柱面結(jié)的擊穿電壓大約有100V，球面結(jié)只有50V左右；當(dāng)rj=0.1μm時(shí)，柱面結(jié)的擊穿電壓大約有30V，球面結(jié)只有10V左右。隨著淺結(jié)的應(yīng)用，曲率半徑越來(lái)越小，擊穿電壓的改善面臨挑戰(zhàn)。

100nm厚的高質(zhì)量柵氧厚度可承受50V～100V的電壓，但是工藝中產(chǎn)生的缺陷、金屬沾污、針孔等使得柵氧的擊穿特性變差。

提高擊穿電壓的辦法有：（1）RESURF優(yōu)化技術(shù)，綜合考慮漂移區(qū)單位面積的總雜質(zhì)含量、襯底雜質(zhì)濃度、漂移區(qū)長(zhǎng)度和漏結(jié)的曲率半徑；（2）漂移區(qū)輕摻雜；（3）增加結(jié)的曲率半徑，減小電場(chǎng)集中；（4）增加?xùn)叛鹾穸龋唬?）柵介質(zhì)材料和結(jié)構(gòu)的變更。

2.2 截止頻率fT

截止頻率fT定義為短路電流增益為1時(shí)的頻率。常用表達(dá)式為式（1）～（3）。與載流子壽命成反比，主要由跨導(dǎo)和柵電容決定，跨導(dǎo)與柵長(zhǎng)成反比，與氧化層電容成正比。事實(shí)上，RF LDMOS是一種特殊的短溝道MOSFET器件，溝道電子在很小的源漏電壓下就能達(dá)到飽和，不再隨源漏電壓變化，跨導(dǎo)變?yōu)槌?shù)，這是RF LDMOS具有極好線性、IM3小的主要原因。

提高頻率的方法有：（1）縮短溝道，降低Cgs，降低柵電阻；（2）溝道濃度要低；（3）漂移區(qū)輕摻雜、短、淺；（4）采用高阻外延降低源漏間電容Cds；（5）盡可能減小漏極電感；（6）減小柵電極和源漏n+區(qū)交疊形成的電容。

2.3 導(dǎo)通電阻Ron

按照簡(jiǎn)化模型，導(dǎo)通電阻可以看成是由溝道電阻（Rchannel）、漂移區(qū)電阻（Rdrift）和源漏串聯(lián)電阻（Rds）三部分構(gòu)成，其中Rds還包括連接到襯底的p+sinker電阻，即：

減小Ron的方法有：（1）縮短溝長(zhǎng)，減小Rchannel；（2）減小LDD的長(zhǎng)度，增加摻雜濃度，降低漂移區(qū)電阻。

由以上分析可以看出，BVDS、fT和Ron的優(yōu)化相互之間存在著矛盾和制約。

3 參數(shù)仿真結(jié)果

3.1 工藝流程與器件剖面

工藝流程如下[3]：首先在電阻率0.01Ω·cm～0.02Ω·cm 摻硼＜100＞晶向襯底上，外延生長(zhǎng)一層濃度為1.3×1015cm-3、厚度9.5μm 的外延層，然后進(jìn)行背面源結(jié)構(gòu)的ICP刻蝕，濃硼擴(kuò)散，多晶硅淀積，高劑量硼注入，隨后進(jìn)行場(chǎng)區(qū)注入和場(chǎng)區(qū)氧化，接著進(jìn)行柵犧牲層氧化并漂除，利用氫氧合成形成柵氧化層，再利用LPCVD淀積柵多晶硅，并光刻形成柵多晶硅圖形，利用柵多晶硅作為自對(duì)準(zhǔn)邊界進(jìn)行溝道注入推進(jìn)以及源區(qū)注入推進(jìn)，淀積金屬Co并形成難熔金屬硅化物CoSi2，至此LDMOS芯片的基本結(jié)構(gòu)已經(jīng)形成。

接下來(lái)的工藝是LPCVD淀積SiO2、Si3N4、開(kāi)接觸孔、正面金屬化、鈍化、芯片減薄及背面金屬化等。