基于FPGA和USB2.0的X射線數據采集系統硬件實現

連蓬勃，王學武，薛 濤

（1.清華大學 工程物理系，北京 100084；2.清華大學 粒子技術與輻射成像教育部重點實驗室，北京 100084）

0 引言

x射線數據采集模塊，是x射線安全檢測系統的核心設備，在小型安檢等系統中有廣泛的應用。主要實現將x射線探測器探測到的信號傳送給上位機進行處理顯示的功能。完整的安檢系統包含射線源、被測物體、探測器、數據采集、圖像處理和觀察者，本文所作的x射線數據采集模塊（XDAS）主要包括探測器到數據采集的部分，在安檢系統的位置如圖1所示。

本文采用專門的模擬前端芯片，利用FPGA和USB2.0實現控制和傳輸。整個系統用FPGA作為主處理器，探測器探測到信號經由模擬前端芯片和AD變換芯片轉換后經由FPGA處理，再通過USB2.0接口傳給上位機。

圖1 XDAS在x射線安檢系統中的位置

1 系統總體設計

基于FPGA與USB2.0的x射線數據采集系統的系統框圖如圖2所示。整個系統分為模擬板和數字板，兩者之間采用差分信號連接。模擬板主要包括探測器、模擬前端芯片和差分信號接收芯片。數字板主要包括FPGA、USB2.0、差分信號輸出芯片和電源模塊等。

圖2 基于FPGA與USB2.0的X射線數據采集系統的系統框圖

由探測器輸出的信號，經由模擬前端芯片（AFE0064）濾波放大成型，輸出到AD變換電路轉化為數字信號，送入FPGA后，經由FPGA簡單處理到USB2.0傳輸模塊，傳送給上位機。主要控制指令由FPGA芯片發出，包括對模擬前端芯片的控制和其他相關模塊的控制。

同時一塊數字板可鏈接24塊模擬板，采用串行鏈接方式，如圖3所示的FPGA中含有處理AD數據的FIFO，編程接口有JTAG和AS兩種接口。

圖3 數字板與模擬板連接示意圖

2 硬件設計

2.1 探測器

采用雙能x射線探測技術，如圖4所示。

圖4 低能偽雙能X 射線成像設備采用的雙層探測器結構示意圖[1]

在模擬板兩端貼上如上圖厚度CsI晶體（實際采用濱松公司的S5668系列產品），中間表貼0.1mm的薄銅片。

2.2 模擬前端電路

本文采用TI的AFE0064模擬前端芯片搭建前方電路，實現信號的濾波放大成型。

數字板上FPGA輸出控制信號，通過差分信號輸出端（LVDS389）轉化成差分信號，傳送到模擬板，再由模擬板上的差分信號接收端（LVDS388）轉化成原始控制信號對AFE0064進行控制。配置電路按照TI的AFE0064說明文檔設計[2]。

2.3 AD變換電路

模擬前端芯片AFE0064的輸出頻率1-15MHz，本文采用了AD9244，AD9244是Analog Devices公司生產的5V、14位高精度、65MSPS高采樣率的AD轉換器，輸入帶寬有750MHz，微分非線性只有±0.7LSB，輸入信號閾值1V或者2V。為匹配幅度，采用的是差分放大器THS4520調節輸入信號使其與AD變換范圍相匹配。其電路連線可以參見AD9244技術文檔[3]。

2.4 FPGA電路設計

本模塊采用Altera公司的Cyclone II系列的EP2C8F256C8N芯片。BGA封裝，256引腳，速度級別為8。該芯片的參數如表1所示[4]。

使用Verilog HDL語言進行硬件模塊化編程,主要包含圖5所示功能模塊。為解決時序匹配問題和數據緩存,采用異步FIFO來緩沖。每個模塊具體功能按照相應芯片的控制時序圖編寫程序。

表1 FPGA 的資源列表

圖5 FPGA功能模塊

2.5 USB2.0模塊設計

USB2.0芯片采用CYPRESS 公司的EZ-USB FX2 系列的CY7C68013A，56引腳，內置8051單片機，支持12Mbps全速模式和480Mbps高速模式，與上位機通信有四種傳輸方式：控制傳輸、中斷傳輸、批量傳輸、同步傳輸CY7C68013與下位機有兩種通信模式:GPIF和SLAVE FIFO。本設計采用從FIFO（SLAVE FIFO）的模式[5]SLAVE FIFO模式下，FPGA查詢FLAGA、FLAGB、FLAGC、FLAGD的值可以確定設定端點FIFO狀態，從而決定是否寫入[6]。

圖6 從 FIFO的連接方式

上位機需要完成68013的固件編程和上位機應用程序，固件編程用KEIL C51對68013寄存器配置來實現，上位機程序用MFC編寫，主要完成數據的轉存。

2.6 電源和地設置

采用模擬電源和數字電源分割，模擬地和數字地分割，在AD芯片附近將模擬地和數字地短接。

為較少探測器和模擬前端的噪聲影響，設置兩大模塊，分別為模擬板和數字板，兩者之間采用差分信號進行聯系，有效個隔離噪聲。

3 結論

圖7 測得137Cs的頻譜圖

本設計主要搭建數據采集的硬件平臺，不做x射線采集到的數據的圖像顯示處理。所以為驗證本設計硬件平臺的可靠性，測試137Cs的頻譜圖。

實驗結果在MFC所編寫的上位機程序上如圖7所示。

在設計的電路上，系統工作穩定，性能良好，傳輸速度與處理速度都很高，達到了預期要求。

[1] Qiang Lu.The Utility of X-ray Dual-Energy Transmission and Scatter Technologies for Illicit Material Detection: [Ph.D.dissertation].Virginia Polytechnic Institute and State University, 1999:40

[2] 64 Channel Analog Front End for Digital X-Ray Detector AFE0064 http://www.ti.com.cn/cn/lit/ds/symlink/afe0064.pdf:24

[3] 14-Bit, 40 MSPS/65 MSPS A/D Converter AD9244 http://www.analog.com/static/imported-files/data_sheets/AD9244.pdf:15-16

[4] Altera Cyclone Ⅱ FPGA Familyhttp://www.altera.com.cn/literature/hb/cyc2/cyc2_cii5v1.pdf:4-5

[5] Cypress, CY7C68013A.http://www.cypress.com/?doc ID=30172: 30-42

[6] 王榮博.基于EZ-USB FX2LP的高速數據傳輸接口設計[J].電子測量技術, 2003, 32(4): 167-170.