系統級封裝（SiP）技術研究現狀與發展趨勢

胡 楊，蔡 堅，曹立強，陳靈芝，劉子玉 ，石璐璐，王 謙

(1.清華大學微電子學研究所，北京 100084；2.中國科學院微電子研究所，北京 100029；3.江蘇長電科技股份有限公司，江蘇江陰 214431)

便攜式消費電子產品以及航空航天電子、軍事電子等技術的飛速發展，要求作為現代信息技術關鍵核心的半導體器件最大限度地實現小型化、輕量化、高密度化并滿足高可靠性。集成電路技術的工藝節點正在接近其物理極限，多年來遵循傳統摩爾定律（Moore's Law）的特征尺寸等比例縮小原則，已不能滿足半導體技術和電子產品發展的需求，系統級封裝（System in Package,SiP）技術作為在系統層面上延續摩爾定律的技術路線，得到了越來越多的關注和應用。

國際半導體技術藍圖（ITRS,International Technology Roadmap for Semiconductors）2003 年即明確將SiP列為了半導體技術的重要發展趨勢[1]，其后在白皮書“The next Step in Assembly and Packaging:System Level Integration in the package(SiP)”中對SiP進行了明確的定義[2]：

“System in Package (SiP)is a combination of multiple active electronic components of different functionality,assembled in a single unit that provides multiple functionsassociated with a system or sub-system.A SiP may optionally contain passives,MEMS,optical components and other packages and devices.”

實際上，從2000年開始，伴隨著便攜式產品的發展，SiP得到了廣泛的應用，在常見的迷你移動存儲卡、各種智能卡、手機PA模塊、WIFI模塊、藍牙模塊、CMMB模塊、微型攝像頭模組和醫療電子的內窺鏡膠囊等產品的核心電路中，都可以看到系統級封裝器件的應用。圖1是ITRS總結的當前SiP的主要封裝結構[3]，可以看到，系統級封裝已經不再是一

種單純的封裝技術，這些技術包括封裝堆疊（PoP）、芯片堆疊（CoC）、圓片級封裝（WLP）、硅通孔（TSV）、埋入式基板（Embedded Substrate）等，也涉及到引線鍵合、倒裝芯片、微凸點等其他封裝工藝的開發。進一步的拓展，與TSV技術關聯的3D-SiP技術正在面臨一個全新的3D-IC的概念。

圖2所示是3D-SiP可能實現的多種功能集成系統的示意圖[2]，其中集成了微處理器、存儲器、模擬電路、電源轉化模塊、光電器件等，還將散熱通道也集成在封裝中，集中體現了SiP的基本概念。

1.國外SiP研究背景及發展現狀

現階段，美國、歐洲（德國、比利時等）以及亞洲（日本、韓國、新加坡、中國臺灣）等國家或地區在系統級封裝技術的研究和開發上比較領先。表1列出了一些典型的公司及研究機構。

美國是率先開始系統級封裝研究的國家，早在20世紀90年代，即將MCM列為重點發展的十大軍民兩用高新技術之一。由于美國半導體產業結構完整，在集成電路設計、終端產品集成方面的優勢極大促進了系統級封裝在應用市場的開拓。

圖1 SiP的封裝形式分類

圖2 典型SiP多功能集成示意圖

表1 全球典型的3D-SiP研究開發機構分布

歐洲各國在SiP技術的發展方面同樣不甘落后，歐盟及各國研究機構或者企業都在該技術領域有多種規劃，并進行聯合研究。

亞洲方面，日本和韓國在系統級封裝領域相對比較領先，主要的優勢在于他們所擁有的世界級半導體企業自身對于該技術的需求。中國臺灣地區擁有眾多的半導體代工企業，在SiP技術開發上也有比較多的投入。

1.1 國/境外主要研究機構SiP技術研究現狀

目前參與或者組織進行SiP研究開發的主要研究聯盟/機構依然集中在北美、歐洲大陸以及東南亞[3]。

喬冶亞理工學院封裝研究中心（Packaging Research Center,Georgia Institute of Technology）是由美國政府、產業界和其他機構共同出資建立，是全球著名的封裝技術研究中心，也是目前世界上系統級封裝技術研究與開發最有影響力的研究中心，該中心的Rao Tummala教授是系統級封裝的先驅者和主要倡導者，他提出了一種典型的SiP結構——SLIM（Single Level Integrated Module,單芯片級集成模組）[4]，將各類IC芯片和器件、光電器件、無源元件、布線和介質層都組裝在一個封裝系統內，極大地提高了封裝密度和封裝效率。在SLIM中，各類分立元器件都埋置于基板或介質中，無需占用基板面積；采用無源元件集成以及薄膜微細布線層結構，便于各類IC芯片在基板頂層采用FCB方法集成。這種將基板納入封裝體的解決方案，大大簡化了原本復雜的工藝結構。見圖3所示。

Sematech(Semiconductor Manufacturing Technology)是1987年在美國政府財政資助下，由14家在美國半導體制造業中居領先地位的企業組成的R&D戰略技術聯盟[5]。2010年12月份，Sematech聯合世界半導體協會(SIA)以及半導體研究協會(SRC)啟動了一項3D IC芯片堆疊技術項目，該項目成立的目的是促進3D IC技術的標準化和對異構型3D IC整合技術進行研究。項目的首要目標是確立出一套與3D IC有關的關鍵技術如測試技術、芯片鍵合技術、微凸點技術（Micro-bumping）等技術和規格標準，包括日月光（ASE，AdvancedSemiconductorEngineering）、Altera、ADI(Analog Devices)、LSI、安森美以及 Qual-comm在內的6家半導體公司現已加入了3D IC芯片堆疊技術的項目。

圖3 GT-PRC的系統集成方案示意圖

歐洲幾個著名的技術研究中心，如比利時的IMEC、德國的IZM、法國的Leti等都對系統級封裝投入了大量的資源，并獲得了眾多突破性的進展。一些知名的聯盟也針對性開展了多種研究活動，如成立于2003年底的ENCAST(European Network for Co-ordination of Advanced Semiconductor Technologies)，為歐洲電子生產企業提供半導體及微電子生產、組裝、封裝及測試技術的各類信息及情報，包括晶圓級封裝、3D封裝、系統級封裝（SiP/SOP）、無鉛焊球等技術。德國的弗勞恩霍夫研究所（Fraunhofer IZM）與柏林工業大學合作，在封裝和系統集成技術、微觀可靠性和壽命評估、圓片級系統封裝、3D系統集成、溫度管理、射頻和無線技術、光電子封裝、MEMS封裝等技術領域進行研究，為系統級封裝中有源芯片的埋入聯合開發了CiP（Chip-in-Polymer）技術[6]，其示意圖參見圖 4。

圖4 IZM的CiP技術示意圖

1.2 國/境外部分企業SiP技術研究現狀

無論是整合器件制造商（IDM）或是封裝代工企業（PKG House），都在系統級封裝上進行了研發工作，即使是芯片設計企業（Fabless Design House），也提出和參與了相當多的研發工作。一些典型的SiP技術開發列于表2中。

表中列舉了一些在SiP技術開發領域有建樹的國際化公司的相關理念、技術以及觀點，從中明顯可以看出IDM和Fabless設計公司更多從產品的多功能、高性能化提出SiP的需求，而主要的PKG House則重點解決的是針對上述需求的物理實現在技術上完成開發。對于IDM公司而言，無論是從公司的整體戰略發展還是局部技術的開發，在SiP方面都有明確的技術藍圖；同樣對于PKG House，其工藝技術能力的開發越來越多與芯片設計和系統設計緊密關聯。

2 國內SiP研究背景及發展現狀

集成電路封裝是中國大陸半導體產業的重要組成部分，在國家政策的支持下，尤其是2009年以來在國家科技重大專項（如02專項）的支持下，國內骨干的集成電路封裝企業在先進封裝技術的開發、儲備、應用上得到了長足發展，在某些方面開始對國際封裝企業巨頭開始

形成了挑戰；國內的研究機構在多年堅持跟蹤國際研究動態的基礎上，結合國內產業的現狀，在緊密聯系產業界的同時，也提出了在SiP技術領域的研究方向；國內信息產業的一些重要的集成制造商（如華為、中興通訊、聯想、國民技術等）在產品系統集成的過程中，不斷面臨著SiP技術落后的障礙，因而對系統級封裝有巨大的需求。

表2 一些典型的SiP技術開發

圖5 Renesas公司的FO-WLP/SiWLP的工藝流程

長電科技/長電先進、南通富士通（通富微電）、天水華天等企業均在系統級封裝及測試領域展開了研發。這些企業已經可以提供Wafer Bumping的服務，TSV技術也已取得專利成果并在產業化，在系統級封裝的選型、封裝設計、封裝模型電性參數提取、SI/PI分析服務方面已經積累了經驗。

目前國內在系統級封裝領域主要的研究院所包括中科院微電子所、中科院微系統所、清華大學、北京大學、復旦大學、華中科技大學、上海交通大學、中國電子科技集團公司第十三研究所等機構。在國家02專項的支持下，中科院微電子所聯合多家研究機構，以“高密度三維系統級封裝的關鍵技術研究”為主題，重點開展了系統級封裝的設計方法研究、可靠性和可制造性基礎研究、三維集成封裝的關鍵技術研究和多功能化集成系統實現方法等研究工作，成為國內系統級封裝研究的主要團隊，目前在系統級三維封裝設計、混合信號芯片的測試方法、TSV關鍵工藝等方面有顯著突破。

3 SiP未來發展趨勢與挑戰

系統級封裝在迅速發展過程中，由于集成系統的高性能、小型化、異質集成、結構多樣化以及成本需求，面臨著眾多的挑戰，這些挑戰包括：復雜系統的芯片—封裝—系統協同設計（Co-design），熱管理，為了滿足系統集成電、熱、力特性的新型材料開發，在傳統封裝基礎上創新的工藝技術（如TSV互連、超薄芯片的獲得與拾取、新型引線鍵合工藝、圓片鍵合技術等），以及集成系統的測試工具與方法[3]。

國內的系統集成制造商和芯片設計企業對系統級封裝的需求是多樣化的，包括內存集成、基站RF多頻模組、手機上網卡、手機基帶與射頻、電源管理芯片集成、MCU和電源管理芯片集成等。由于國內封裝代工廠的技術還存在明顯的差異，這些系統級封裝的需求通常通過國外公司來實現。

系統級封裝產品的需求推動了國內封裝企業和研究機構在SiP技術開發上的投入，國內的主要封裝代工廠已經在圓片級凸點技術、應用于CMOS Image Sensor封裝的TSV技術等方面開始具備和世界級封裝企業競爭的實力，在系統級封裝的選型、封裝設計、封裝模型電性參數提取、SI/PI分析服務方面已經積累了經驗。國內的大學和研究機構也在針對產業的需求，開展系統級封裝和先進封裝技術的基礎研究和應用基礎研究。

4 結 語

SIP技術是一項先進的系統集成和封裝技術，滿足了當今電子產品更輕、更小和更薄的發展需求，在微電子領域具有廣闊的應用市場和發展前景，現在其貿易成交量正在以每年約10%的速率迅速增加[2]。目前，SIP已經被廣泛應用在電子產品和移動通訊產品上，雖然當前其份額還不是很大，但已經成為一種人們關注和發展迅速的封裝技術。隨著現代半導體產業的發展，SIP技術必將迎來廣闊的發展空間。

[1] International Technology Roadmap for Semiconductors 2003 edition，Assembly and Packaging[Z].Semiconductor Industry Association Report，Sematec Inc.2003.

[2] The next Step in Assembly and Packaging:System Level Integration in the package(SiP)[Z].SiP White Paper V9.0.Assembly and Packaging Technical Working Group,2009.

[3] International Technology Roadmap for Semiconductors 2009 edition，Assemblyand Packaging[Z].Semiconductor Industry Association Report，Sematec Inc.2009.

[4] Tummla，R.R.SLIM:third generation of packaging beyond MCM，CSP，flipchip and micro-via board technologies[C].Electronics Packaging Technology Conference，1998:1-8.

[5] Rolf Aschenbrenner，System-in-Package Solutions with Embedded Active and Passive Components[C].International Conference on Electronic Packaging Technology&High Density Packaging，2008:1-2.

[6] Timothy G.Lenihan，E.Jan Vardaman，Worldwide Perspectives on SIP Markets:Technology Trends and Challenges[C].7th International Conference on Electronics Packaging Technology，2006:1-3.

[7] RenesasElectronicsCorporation.FO-WLP/SiWLP/SMAFTI[EB/OL].http://cn.renesas.com/products/package/trend/wlp_smafti/index.jsp，2012.

[8] Navjot Chhabra.Freescales redistributed chip packaging(RCP)ready forproduction[EB/OL].http://www.freescale.com/webapp/sps/site/training_information.jsp?code=WBNR_FTF10_F0812&fsrch=1&sr=24，2010.

[9] Jean-Marc Yannou.SIP and WLP-CSP Trends:State-ofthe-Art and Future Trends[C].Electronics System-Integration Technology Conference，2008:3-6.

[10]Wei Koh，System in Package(SIP)Technology Applications[C].6th International Conference o1n Electronic Packaging Technology，2005:1-6.

[11]STATS ChipPAC Ltd.Integrated Passive Devices(IPD)[EB/OL].http://www.statschippac.com/services/packagingservices/sip/csmp.aspx，2011

[12]Amkor Technology.Semiconductor Packaging Technologies[EB/OL].http://www.amkor.com/go/technology，2012.

[13]ASE Group.Systemin Package(SiP)[EB/OL].www.ASE.com/product/SIP，2011.

[14]Siliconware Precision Industries Co.，Ltd.products[EB/OL].http://www.spil.com.tw/products，2012.