60 GHz 微帶波導轉換結構設計及其在通信集成前端中的應用*

崔恒榮，王 偉，孫 蕓，張 挺，孫曉瑋

(中國科學院太赫茲固態技術重點實驗室，中國科學院上海微系統與信息技術研究所，上海 200050)

60 GHz 是新一代的寬帶無線通信技術，具有高達數Gbit/s 的數據傳輸能力，廣泛應用于超高速無線本地局域網(WLAN)、無線個人局域網(WPAN)和超高速點對點通信中，同時在近程探測技術中也有著廣泛的應用前景。

目前為止，國外多家研究機構和公司均開展了60 GHz 無線通信技術的研究［1-3］，包括60 GHz 通信機理研究，通信芯片設計和設備開發等。2007年SiBeam 推出了全球第一款基于CMOS 工藝的60 GHz 無線傳輸芯片;隨后在2011 CES(國際消費電子展)展上，戴爾、華碩、友旺科技、VIZIO、Monster 均推出了基于SiBeam 芯片的無線傳輸應用系統;2012年IMEC 與松下合作開發了傳輸速度高達7 Gbit/s的低功率無線傳輸模塊原理樣機。而60 GHz 寬帶無線通信技術在國內的研究才剛剛起步［4-7］。

60 GHz 頻段頻率較高，波長短，細小的結構變化對于系統的性能有較大的影響，高性能毫米波T/R 組件是系統設計的關鍵。而在通信前端系統設計中經常會遇到毫米波平面路到波導結構的轉換，因此具有低損耗和結構簡單的微帶波導轉換結構對系統性能有著很大的影響。另外，共面微帶傳輸線技術，包括印刷電路板和陶瓷襯底材料的線路板技術已經在毫米波系統中得到了廣泛的應用。基于此共面微帶傳輸技術的微帶-波導轉換結構的設計，尤其在60 GHz 頻段，已經成為一個重要的挑戰。

1 60 GHz 無線通信特點、標準及應用

60 GHz 頻段處于氧氣中的吸收峰，在水平面內，由于氧氣吸收帶來的衰減可達到16 dB/km，因此60 GHz 可以提供良好的空間隔離和安全傳輸的條件。帶寬方面，60 GHz 有將近7 GHz 的可用帶寬，可以實現Gbit/s 超高速率的傳輸，并且可以實現多路的數據高速傳輸，且不會對其它通信系統造成影響。

目前多個國家已經對60 GHz 通信頻段進行了劃分，如圖1所示。美國FCC 分配了59 GHz～64 GHz 免許可的連續頻段，允許最大發射功率為40 dBm;日本制定的60 GHz 頻段通信的頻率范圍為:59 GHz～66 GHz;而歐洲規定了59 GHz～62 GHz 頻段用于WLAN，62 GHz～63 GHz和65 GHz～66 GHz兩個頻率分配給移動寬帶系統。

圖1 60 GHz 通信頻譜分配圖

國際上正在制定和已經制定的60 GHz 標準主要有3個，分別是歐洲計算機協會的ECMA-387(ISO/IEC13156-2009);松下、NEC、Sony 主導的IEEE 802.15.3c-2009和Intel、Dell、LG 等公司主導的IEEE802.11ad。從商業應用情況而言，以提供無壓縮高清視頻傳輸為主要目標的WirelessHD 聯盟采用了802.15.3c 標準;面向消費電子、計算機和手持設備無線高速接入應用的WiGig 聯盟采用了802.11.ad 標準。

20世紀90年代開始，就有關于60 GHz 頻帶的微波單片集成電路(MMIC)和通信前端設計的相關報道［8-10］，至今仍然是研究的熱點。2002年IEEE國際固體電路會議(ISSCC 2002)上，NEC 公司報告了60 GHz 的射頻前端芯片，采用AlGaAs/InGaAs heterojunction FET(HJFET)工藝;2004年初Dr.Chinh Doan 在ISSCC 上發表題為“Design of CMOS for 60 GHz Application”的論文，宣布業界第一個CMOS 60 GHz 放大器的研制成功，并展示了仿真和芯片實測結果的良好吻合。2006年，Behzad Razavi發表了關于60 GHz 的CMOS 工藝的接收機射頻前端芯片;IBM 在2006年IEEE 國際固體電路會議(ISSCC 2006)中報導了關于采用0.13μm BiCMOS工藝制備60 GHz 頻段無線通信芯片組;2007年Si-Beam 推出了全球第一款基于CMOS 工藝的60 GHz無線傳輸商用芯片;2008年IBM 研究小組展出了基于鍺硅工藝全集成60 GHz 無線傳輸模塊;索尼在東京技術研究所的研究小組已經開發出了基于CMOS工藝的60 GHz 無線通信芯片，數據傳輸速率為6.3 Gbit/s，并于在ISSCC 2012 上展出。

隨著硅基半導體工藝的不斷進步，90 nm～45 nm 已經成為主流的工藝，為60 GHz 超寬帶通信的芯片的解決帶來了新的機會，但CMOS 技術并非完美無缺，如較低的性能(電子遷移率較低、較高的噪聲、較低的增益以及非絕緣襯底)和較高的溫度靈敏度使CMOS 技術面臨不小的挑戰。Ⅲ～Ⅳ族化合物襯底MMIC 芯片較硅基60 GHz 芯片而言具有更好截止頻率和更大的功率水平，可以應用于中大功率的應用場合，如美國TRW 研制的60 GHz 的MMIC 輸出功率為300 mW。開展基于MMIC 芯片技術60 GHz 毫米波系統的研發，可以滿足有一定無線傳輸距離要求的通信系統，并提供點對點的快速大速率傳輸通道，同時具有較好的安全性。60 GHz通信技術在國防和民用應急通信系統中有著良好的應用前景，開展相關的研究具有重要的意義。

2 60GHz 微帶共面波導轉換結構設計

本文分析了V 波段微帶-波導轉換的特性，設計了一款結構簡單的轉換結構，并進行了相應的測試與集成驗證。隨著毫米波信成電路的發展，許多應用系統提出了與微波集成電路一體化的波導微帶轉換需求。本文中集成前端采用喇叭天線作為信號傳輸的部件，采用波導接口，集成電路采用MCM 的集成工藝，需要將60 GHz 信號從平面微帶轉換為波導的形式。測量系統的接口形式為波導接口，本文將兩對波導-微帶，微帶-波導的轉換接口相連，形成了波導-微帶-波導的對稱結構，以方便測量的需要。

2.1 轉換結構特性分析

微帶與波導的轉換特性與波導同軸之間的轉換比較相似，也是將微帶插入波導之中形成激勵探針。微帶線在波導腔體中所激勵起的電磁波在波導中形成轉換，變成波導結構中的能量傳輸，其結構如圖2所示。可以看出，微帶線從波導的寬邊插入到腔體結構中，同時在微帶探針的上方存在一個波導短路，形成微帶線到波導的轉換，轉換方向在圖中下向。

圖2 微帶波導轉換示意圖

由電磁理論可知，微帶線上傳輸模式為準TEM模，當其插入波導中時同樣激勵起波導模。矩形波導內的主模為TE10模式，根據微帶與波導的模式電場分布的特點，當微帶線作為探測從波導的寬邊中心插入，且置于波導場強最大處時兩者的偶合效率最高。

微帶探針終端開路，電流為零，同時微帶上電流可以假設為均勻的正弦駐波分布，則電流形式可以表示為:

其中d為微帶探針插入的深度，當0 ＜y ＜d。對于TE10模，微帶底部的輸入阻抗可以表示為:

根據探測上的電流分布，可以求得微帶底部的輸入阻抗為:

同理，可得TE10模總的輸入電抗:

波導短路面的距離取λ/4，使在波導內形成駐波。對于寬邊為b，窄邊為a 的波導而言，其特性阻抗可能通過謝昆諾夫定義求出:其中a為波導窄邊的寬度，b為波導寬邊的寬度。

微帶探針與波導的耦合過渡具有電容特性，在微帶探針的設計過程中應加入電抗特性以實現與標準50Ω 的阻抗匹配。微帶線到波導的過渡需要較好的傳輸損耗，要求較小的回波捐耗，波導阻抗與微帶線阻抗之間需要進行匹配，本文中采用多支節阻抗變換器進行阻抗的變換，具體參數見§2.2。

2.2 設計參數與測試

本文中探針采用特性阻抗為50Ω 的微帶線，基板材料為Rogers5880，厚度5 mil，介電常數2.18。對結構中的多個參數進行了優化，相關的數量如表1所示，PCB 板的加工工藝即可滿足精度的要求。本文對這種結構進行了加工測試，如圖4所示，顯示了較好的駐波和傳輸特性。

圖3 微帶與矩形波導的轉換結構示意圖

表1 V 波段微帶-矩形波導過渡結構的優化設計參數單位:μm

圖4 V 波段微帶-WR-15 過渡結構及測試結果

3 60 GHz 通信集成前端設計與應用

3.1 集成前端實現方案

本方案采用直接變頻技術方案，下圖為方案的系統結構圖。在發送端，由信源發出基帶信號，基帶信號(速率不小于1 Gbit/s)，通過混頻器調制到中頻(＜5 GHz)，然后上變頻到60 GHz，經60 GHz 驅動放大器和天線發射;在接收端，天線接收到60 GHz 信號，經低噪聲放大器放大后，輸入到60 GHz混頻器，下變頻到中頻信號，然后解調出基帶信號。其結構圖如圖5所示。

圖5 通信系統前端實現結構圖

集成前端中所用的60 GHz 及相應的毫米波芯片均是基于中科院上海微系統所的前期開發的MMIC 芯片，主要芯片參數如下所示:

①混頻器:本振:30 GHz;射頻輸入:55 GHz～65 GHz;中頻輸出:零中頻;變頻損耗12 dB;輸入駐波:＜2.5;輸出駐波:＜2.5;LO 到IF 隔離度:20 dB;LO到RF 隔離度:20 dB。

②60 GHz 低噪聲放大器:帶寬:55 GHz～65 GHz;帶內增益＞15 dB;輸入輸出駐波＜2;噪聲系數＜3.5 dB。

③60 GHz 驅動放大器:帶寬:55 GHz～65 GHz;帶內增益＞10 dB;輸入輸出駐波＜2.5;輸出功率(P-1 dB 壓縮):＞10 dBm。

在前端集成過程中會存在信號在傳輸損耗、微帶電路與天線之間的轉換效率及天線輻射效率等，總計為3 dB，則天線發射的最終功率可以計算為:

其中:PS/G為信號源的輸出功率，15 dBm;

Gmixet是混頻器的變頻損耗，12 dB;

Gdiver是功率放大器的增益，15 dB;

GLoss是總體的傳輸損耗，4 dB;

在不考慮鏡頻噪聲影響的條件下，根據n 級聯網絡噪聲系數公式可以得到接收機的噪聲系數可以表示為:

當第一級增益較大時，主要的噪聲體現在第一級與第二級的噪聲水平，本文集成前端第一級對接收到的信號首先進行放大，放大倍數為:14 dB，噪聲系數為3.5 dB。

3.2 前端集成與測試

本文中，前端集成基于Rogers5880 基板，厚度為5 mil，具有較好的高頻特性。集成系統中包括了電源供電模塊，功分器設計、濾波器、共面波導傳輸線等無源電路設計。采用了MCM 的微細加工技術，完成多芯片組裝的集成工藝，包括:芯片貼裝和倒裝焊接，信號傳輸的金線鍵合等。集成前端與喇叭天線相配合，組成一個收發終端，最終集成與測試如圖6、圖7所示。

圖6 60 GHz 通信收、發模塊測試和調試

圖7 60 GHz 通信射頻前端收發組件測試圖

60 GHz 通信射頻發射端中頻采用1 GHz 的QPSK 信號進行調制，接收端中頻輸出采用高速示波器進行采樣分析，測試結果如圖8所示，可以清楚的看到接收QPSK 信號的星座圖。

圖8 60 GHz 通信射頻前端收發系統測試QPSK 信號星座圖

綜上所示，通過對60 GHz 通信射頻前端收發系統測試，結果表明60 GHz 芯片、模塊以及天線能正常工作，60 GHz T/R 系統實現了發射和接收功能。

4 結束語

本文對60 GHz 通信集成前端中的微帶波導轉換結構進行了設計，實測結果顯示轉換結構具有較好的傳輸特性，在57 GHz～64 GHz 通信頻段內，傳輸損耗小于1 dB，同時系統結構簡單，易于集成。并在MMIC 芯片的基礎上進行了電路設計，利于60 GHz 喇叭天線完成了60 GHz 原理樣機的集成。實測結果表明集成前端工作正常，并具備了QPSK 體制下的高速無線通信能力。

［1］Kanistras N，Tsatsaragkos I， ，et.al.Digital Baseband Challenges for a 60 GHz Gigabit Link［J］.Electronics，Circuits and Systems(ICECS)，2011，346-349.

［2］Mitomo T，Tsutsumi Y， ，et al.A 2 Gb/s-Throughput CMOS Transceiver Chipset with in-Package Antenna for 60 GHz Short-Range Wireless Communication［C］//Solid-State Circuits Conference Digest of Technical Papers(ISSCC)，2012，266-268.

［3］Jun Luo，Lei Zhang.System-Level Design of 60 GHz Front-End for Gbps High Speed Wireless Communication［J］.Electron Devices and Solid-State Circuits(EDSSC)，2011，1-2.

［4］陳立強，郝明麗，張海英，等.一種高增益平坦度MMIC 功放單片的調試方法［J］.電子器件，2007，34(6):649-652.

［5］李志強，張海英，陳立強，等.一種InGaP/GaAs HBT 高速預分頻器MMIC［J］.電子器件，2007，30(5):1555-1558.

［6］朱德才，王自成，董芳.一種微帶Ku 波段功率合成電路［J］.電子器件，2010，33(2):162-165.

［7］程知群，張勝，李進，等.寬帶無線通信射頻收發前端設計［J］.電子器件，2010，33(2):186-188.

［8］Sten E Gunnarsson，Camilla K?rnfelt.60 GHz Single-Chip Front-End MMICs and Systems for Multi-Gb/s Wireless Communication［J］.IEEE Journal of Solid-State Circuits，2007，42(5):1143-1157.

［9］Jing-Lin Kuo，Zuo-Min Tsai， ，et al.A 50 to 70 GHz Power Amplifier Using 90 nm CMOS Technology［J］.IEEE Microwave and Wireless Components，2009，19(1):45-47.

［10］Herbert Zirath，Toru Masuda， ，et al.Development of 60-GHz Front-End Circuits for a High-Data-Rata Communication System［J］.IEEE Journal of Solid-State Circuits，2004，39(10):1640-1649.