內(nèi)嵌于DDS的DAC線性參數(shù)測試

張凱虹，武新鄭，武乾文

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

由于DDS（direct digital synthesis）的多個優(yōu)點(diǎn)使其被廣泛應(yīng)用于雷達(dá)、通信、電子對抗和儀器儀表等領(lǐng)域，目前國內(nèi)DDS得到突飛猛進(jìn)的發(fā)展。內(nèi)嵌于DDS的DAC（digital-to-analog converter）已經(jīng)發(fā)展到14位分辨率和高于1.2Gbps的采樣速度。由于該類DAC是內(nèi)嵌于DDS的，其數(shù)字端在一些芯片中可通過可測性設(shè)計進(jìn)行操作，在一些芯片中沒有提供這樣的通路對其進(jìn)行直接操作。這樣的芯片結(jié)構(gòu)對DAC的動態(tài)參數(shù)的測試未造成影響，但是對DAC的線性測試提出了挑戰(zhàn)。

針對如何快速并準(zhǔn)確測試DAC的線性參數(shù)，本文基于LabView軟件、示波器與NI板卡對DAC的靜態(tài)參數(shù)進(jìn)行了研究并試驗(yàn)；搭建了一套測試平臺，通過對DAC的靜態(tài)參數(shù)的實(shí)際測試，達(dá)到了很好的效果，證明了其實(shí)用性。

2 DAC的靜態(tài)參數(shù)

靜態(tài)特性就是在靜態(tài)測量情況下，描述實(shí)際測量裝置與理想線性時不變系統(tǒng)的接近程度。DAC的靜態(tài)參數(shù)包括最小刻度即分辨率、滿幅范圍、最低有效位、輸出失調(diào)即電壓失調(diào)率、增益失調(diào)電壓即增益誤差、積分非線性、微分非線性、單調(diào)性等。

2.1 滿幅范圍（FSR）

滿幅范圍是指DAC輸出信號幅度的最大范圍，對DAC數(shù)字輸入全“1”信號時，輸出端測出滿幅電壓（VFS），再對DAC的數(shù)字輸入全“0”信號時，輸出端測出零幅電壓（VZS），就有：

2.2 增益誤差（Gain Error）

增益誤差是DAC輸出電壓與輸入碼的關(guān)系曲線的斜率與理想直線斜率的偏差。

2.3 微分非線性誤差（DNL）

DNL定義為相鄰數(shù)字輸入對應(yīng)的模擬輸出之差的實(shí)際值與對應(yīng)的理想1LSB間的最大偏差。它反映了DAC輸出電壓的變化是否均勻。

式中：VD是對應(yīng)于數(shù)字輸出碼D的輸入模擬量；N是DAC的分辨率，VLSB[IDEAL]是2個相鄰輸出碼之間的理想間隔。

2.4 積分非線性誤差（INL）

INL表示實(shí)際傳輸函數(shù)偏離直線的程度，以LSB或滿量程的百分比（FSR）來度量。

微分非線性和積分非線性是指代碼轉(zhuǎn)換與理想狀態(tài)之間的差異。微分非線性主要是代碼步距與理論步距之差，而積分非線性則關(guān)注所有代碼非線性誤差的累計效應(yīng)。

3 DAC的測試

3.1 測試方法

DAC測試方法有位掃描測量法、逐點(diǎn)測試法[1]、主要代碼測試法[2]、間接電壓測試法[3]等。本文測試方法的主要理論如下：使DAC以足夠低的頻率輸出，DAC輸出的波形是正弦波且是具有階梯的正弦波（見圖1）。該波形包括了所有數(shù)字碼對應(yīng)電壓值的信息。通過對波形的采集得到所有電壓值信息后進(jìn)行相應(yīng)計算，得到測試結(jié)果。其中需要注意的是采集設(shè)備的精度必須滿足分辨率要求，保證測試的準(zhǔn)確性。測試一般采集到1/4周期的信號即可。

3.2 測試系統(tǒng)框圖

本測試系統(tǒng)主要由DUT、NI卡板/ATE、NI卡板/示波器和微機(jī)組成，如圖1。其中微機(jī)完成所有儀器與設(shè)備的控制、測試結(jié)果計算、流程控制等；NI卡板/ATE主要完成對被測芯片的配置；DUT是被測芯片與其余部分通信的載體；NI卡板/示波器實(shí)現(xiàn)信號的采集。

圖1 測試系統(tǒng)框圖

3.3 測試實(shí)現(xiàn)

該實(shí)驗(yàn)使用兩種方式進(jìn)行，一種使用NI卡板進(jìn)行數(shù)據(jù)采集，另一種使用示波器進(jìn)行數(shù)據(jù)采集，圖2與圖3是LabVIEW軟件的程序?qū)崿F(xiàn)過程。

圖2 基于NI板卡的LabVIEW軟件程序?qū)崿F(xiàn)

圖3 基于示波器的LabVIEW軟件程序?qū)崿F(xiàn)

圖4是程序?qū)崿F(xiàn)的一般流程。

圖4 程序?qū)崿F(xiàn)的一般流程

3.4 測試結(jié)果與分析

圖5是靜態(tài)參數(shù)的測試結(jié)果，INL是0.344 726LSB，DNL是0.218 202LSB，增益誤差為0.376 463%FS，其余還有輸出失調(diào)電流、滿刻度輸出電流都滿足芯片的測試要求。

圖5 靜態(tài)參數(shù)測試結(jié)果

圖6是測試細(xì)節(jié)圖，包括每個電平輸出的波形情況。

4 結(jié)論

使用文中所述的方法完成了內(nèi)嵌于DDS的DAC的一般靜態(tài)參數(shù)測試，得到的測試指標(biāo)滿足規(guī)范要求。該方法的測試成本隨著測試位數(shù)的增加，相對DAC測試的基本方法降低得越來越明顯。

該方法可通過多種方式實(shí)現(xiàn)，除NI板卡、示波器外，只要測試儀器的指標(biāo)滿足要求均可使用該方法。目前該方法已經(jīng)用于多個類似電路的測試。

圖6 測試細(xì)節(jié)圖與中間測試值

[1]陳輝，焦慧芳.用并口實(shí)現(xiàn)D/A轉(zhuǎn)換器的快速測試[J].電子質(zhì)量，2005，測試技術(shù)卷（9）：3-4.

[2]謝力.D/A轉(zhuǎn)換芯片的靜態(tài)參數(shù)測試[J].電子質(zhì)量，2006，測試技術(shù)卷（10）：8-11.

[3]蔣安平，馮建華，王新安.超大規(guī)模集成電路測試——數(shù)字、存儲器和混合信號系統(tǒng)[M].北京：電子工業(yè)出版社，2005.247-248.