基于憶阻器的矩形波信號發生器

俞周芳

（浙江師范大學 電子工程系，浙江 金華321004）

1971年，加州伯克利大學教授 CHUA[1]從電路變量關系完備性角度考慮，首次提出了憶阻器(Memristor)的概念,并預言憶阻器是除電容、電感、電阻之外的第四種基本電路元件。2008年，HP實驗室一個由Stanley Williams[2]領導的研發小組采用摻雜的二氧化鈦(TiO2)薄膜成功設計出世界上首個能工作的憶阻器物理模型。自此，對憶阻的應用推廣掀起了研究熱潮，包括高密度非易失性存儲器、可重構邏輯和可編程邏輯、信號處理、神經網絡以及控制系統等[3-7]。

常見的信號發生器除了正弦波振蕩電路外，還有矩形波等非正弦波發生電路。矩形波信號通常用作數字電路的信號源或模擬電子開關的控制信號，也是其他非正弦波發生器的基礎。本文利用憶阻器獨特的電學性質，設計了一個不含有分立電容元件的新型矩形波信號發生器，并對電路的工作原理進行了理論分析。PSPICE仿真結果驗證了該方案的有效性。

1 憶阻器數學模型

HP二氧化鈦憶阻器的基本原理是摻了氧空缺的摻雜區和非摻雜區的接觸面在外界激勵下產生漂移，從而引起元件導電性能的變化。經過大量實驗，HP實驗室建立了流控型憶阻器在邊界條件下（0≤w≤D）的微分形式的數學模型：

式中，Rm為憶阻器的阻值，D為薄膜的總厚度，w為摻雜層厚度，Roff和Ron分別為接觸面處于邊界時憶阻器的最大和最小阻值，μv為理想情況下的雜質遷移率。

已知憶阻器滿足歐姆定律，根據電流與電荷、電壓與磁通量之間的積分關系，參考文獻[8]在HP憶阻器數學模型的基礎上推導出了憶阻器的磁通量控制模型：

式中，Rw0為憶阻器的初始狀態，其中比例因子r=μvRon(Roff-Ron)/D2。

假設憶阻器上的偏壓電壓的幅度為Vm，則在有效磁通范圍內，將憶阻器從初始狀態w0轉換到任意狀態ω所需要的時間為Tw：

2 基于憶阻器的脈沖信號發生器電路

最基本的矩形波信號發生器是由電壓比較器和RC積分電路組成。但電路中需要分立的片外大容量電容元件能耗大，不利于單片集成。已知憶阻器的阻值與流經的電荷有關，則控制憶阻器上偏置電壓的極性就能控制其阻值的變化，整個操作類似于電容、電感等儲能元件的充放電過程。因此，憶阻器可以替換RC積分電路中的電容元件，同時利用憶阻器內在的延遲特性來實現振蕩功能。基于憶阻器的矩形波信號發生器電路主要包括憶阻振蕩器電路和幅值調節電路兩部分，如圖1所示。

2.1 憶阻振蕩器電路

憶阻振蕩器電路由雙限比較器和憶阻器負反饋電路構成。圖2為雙限比較器的傳輸特性。雙限比較器有兩個門限電壓，即上門限電壓Vp和下門限電壓Vn，且Vn＜Vp。當輸入信號位于兩個門限電壓之間時，比較器的輸出為高電平Voh，否則輸出為低電平Vol。

假設憶阻器在正向偏置電壓下阻值變大，反之阻值變小。在比較器輸入端，憶阻器Rm和反饋電阻R1構成分壓電路，則憶阻器上的電壓為：

由式(5)可知，振蕩器的工作點Ui(t)與憶阻器的阻值成正比，而且Ui(t)是由輸出信號直接反饋到比較器輸入端的，Ui(t)的極性與輸出信號的極性一定相同，因此 Ui＞Vp和Vn＜Ui＜0這兩種情況就不需要考慮。假設接通電源后比較器的初始工作點位于0＜Ui＜Vp,則電路的狀態變化過程如下：

(1)比較器的輸出為高電平，憶阻器在正向偏置電壓下，阻值變大，工作點右移，當憶阻器上的電壓略大于Vp時，電路輸出發生翻轉。

(2)工作點跳變到V-位置，由于比較器的輸出為低電平，因此憶阻器上的偏置電壓小于0。憶阻器在反向偏置電壓下阻值變小，|Ui(t)|變小，工作點繼續右移。

(3)當比較器的工作點右移到達 Vn位置時，電路輸出再一次發生翻轉。

(4)比較器的輸出變為高電平，此時比較器的工作點跳變到V+位置，重新返回狀態(1)。

同理，如果雙限比較器初始工作點位于 Ui＜Vn，此時比較器的輸出為低電平，憶阻器的阻值開始減小，工作點隨之移到Vn位置后發生跳轉，電路同樣可以產生振蕩。從上述對電路狀態的分析中發現，電路的正半周期為工作點從V+位置移動到Vp所需要的時間，負半周期為工作點從V-位置移動到Vn所需要的時間。憶阻器的阻值是連續可變的,可認為在臨界點位置(Vn和Vp)時，憶阻器阻值在跳轉瞬間保持不變，則由雙限比較器的傳輸特性可知，對于一個給定輸入信號Ui，都有對應著唯一的憶阻器等效阻值。不難求得，當Ui=Vn和Ui=Vp時對應的憶阻器的阻值 Rmn和 Rmp分別為：

式(4)已經給出了在邊界范圍內（0≤w≤D），憶阻器從初始狀態跳轉到任意狀態所需時間的計算公式。將式(5)和式(6)式代入式(4)，得電路的正半周期：

同理，可得電路的負半周期：

這里Rmn、Rmp的值都不能超出邊界極限電阻，通過調節反饋電阻R1的值來調整矩形波的輸出頻率。為了保證振蕩器的工作點能在兩個門限電壓位置處自動跳轉，需要給憶阻器設置合適的初始阻值。在電路設計中，憶阻器的初始阻值最好與反饋電阻R1保持一致。

2.2 幅值調節電路

憶阻振蕩器的振蕩頻率與雙限比較器的高低輸出電平有關，由于運算放大器組成的雙限比較器容易受到溫度和電源電壓影響,為了保證振蕩器的正常工作，在比較器的輸出端需要加上穩幅環節。穩壓管雙向限幅電路結構簡單，選擇不同穩壓值的穩壓管可以產生相應的輸出電壓,但電路的限幅特性受穩壓管參數影響很大，而且輸出信號的電壓幅值完全取決于穩壓管的穩壓值。因此采用這種方法對輸出電壓進行調整很不方便，精度也比較低。

為了精確調節矩形波信號發生器輸出信號的幅值，同時提高電路帶負載能力，在圖1憶阻振蕩器電路的輸出端并聯了一個可調電位器Rp。通過Rp對輸出電壓進行取樣，然后將取樣電壓連接到由運算放大器和電阻網絡R3、R4組成的同相比例放大電路。為減小對憶阻振蕩器電路輸出信號的影響，設計幅值調節電路時應選用大阻值電壓取樣電位器(可取 100 kΩ)。經計算,矩形波信號發生器輸出信號幅值的表示式為：

3 電路仿真

由于實際憶阻器是納米級器件,尚未商業化生產,目前大多數研究者難以獲得一個真正的憶阻器元件,為驗證電路的有效性，進行了相關計算機仿真。本文所使用的憶阻器參考了參考文獻[9]給出的HP憶阻器SPICE宏模型,憶阻器的基本參數設置為：Ron=100 Ω,Roff=16 kΩ，D=10 nm，μv=10-14cm2s-1V-1，p=100。 為方便計算，選擇電路參數使得：Voh=1 V，Vop=0.8 V，Vn=-0.5 V,R3=R4=10 kΩ，Rp=60 kΩ。選擇電路元器件為：LM324四集成運放(±5 V 雙電源供電)、D1N4001二極管、D1N4148雙向穩壓管。取反饋電阻R1為掃描元件,設置其阻值在0.2 kΩ～3 kΩ之間連續可調，對圖1所示電路進行瞬態分析。

調節反饋電阻R1的阻值，電路能夠輸出0～80 Hz的低頻矩形波信號。圖3給出了當反饋電阻R1=2 kΩ時電路的仿真輸出波形。從圖中可以看出，憶阻器的阻值在Rmn=2 kΩ與Rmp=8 kΩ之間振蕩，比較器的工作點分別在0.5 V～0.8 V、-0.8 V～-0.5 V之間來回移動，此時矩形波信號發生器的輸出波形幅值為1.2 V,振蕩頻率約為2 Hz，誤差小于5%，與理論預測值f=1.905 Hz基本符合。

憶阻器的出現不僅豐富了現有的電路元件類型，更以其獨特的電學性質在電路設計方面給人們提供了新的思路。本文設計的基于憶阻器的矩形波信號發生器，通過憶阻器內在的延遲響應來實現振蕩器功能。經PSPICE仿真分析，結果表明系統設計理論可行。該電路的特點是：(1)輸出的矩形波信號頻率和幅值可調；(2)憶阻器是納米級器件，有利于單片集成；(3)電路不含有分立的電容元件，避免了大電容難以集成的困難，有利于減少寄生效應的影響。

[1]CHUA L O.Memristor-the missing circuit element[J].IEEE Transactions on Circuits Theory,1971,18(5):507-519.

[2]STRUKOV D B,SNIDER G S,STEWART D R,et al.The missing memristor found[J].Nature,2008,453(7191):80-83.

[3]VARGHESE D,GANDHI G.Memristor based high linear range differential pair[C].Proceeding of IEEE,2009:935-938.

[4]PERSHIN Y V,VENTRA M D.Experimental demonstration of associative memory with memristive neural networks[J].Neural Netw.,2010,23(7):881-886.

[5]HO Y,HUANG G,LI P.Nonvolatile memristor memory:device characteristics and design implications[C].Proceeding of IEEE/ACMInt.Aided Design(ICCAD),2009:485-490.

[6]WEY T A,BENDERLI S.Amplitude modulator circuitfeaturing TiO2memristor with linear dopant drift[J].Electronics Letters,2009,45(22):1103-1108.

[7]XIA Q,ROBINETT W,CUMBIE M W,et al.Memristor-CMOS hybrid integrated circuits for reconfigurable logic[J].Nano Lett,2009,9(10):3640-3645.

[8]RADWAN A G,ZIDAN M A,SALAMA K N.HP memristor mathematical model for periodic signals and DC[C].IEEE International Midwest Symposium on Circuits and Systems(MWSCAS),2010:861-864.

[9]BIOLEK Z,BOILEK D,BIOLKOVA V.SPICE Model of memristor with nonlinear dopant drift[J].Radio Engineering,2009,18(2):210-214.