面陣CCD時序抗彌散方法研究

董龍 李濤

（北京空間機電研究所，北京 100076）

1 引言

在遙感相機成像時，目標景物的對比度差別很大，比如地面目標和云層的亮度差別甚至可以達到1000倍以上，這樣由云層造成的彌散現象，通常會影響四周的景物，特別是垂直方向上的目標景物。為了消除這種彌散現象，通常采用抗彌散技術。

CCD抗彌散通常采用硬件方式，包括了電極型側面抗彌散(Lateral Anti blooming Gate)、植入型側面抗彌散(Lateral Anti blooming Implant)和垂直抗彌散(Vertical Anti blooming)。前兩種側面抗彌散是在像元側面制作電荷傾瀉溝道，這樣通常會降低像元的填充率，從而減小像元感光面積；而垂直抗彌散由于工藝問題，器件抗高能粒子輻射能力有限，通常不應用到航天相機上。另外，以上三種方法在工藝制作上都需要增加3～4道工序，會進一步降低器件成品率，增加器件成本。

時序抗彌散(Clock Anti blooming，CAB)技術是在不改變CCD硬件結構的前提下，充分利用面陣CCD的結構特點，通過成像區的時序控制，來實現抗彌散功能。該技術成本低，可操作性強，特別是對于航天相機器件無法更換的特點，通過該方法，可以使無抗彌散功能的CCD器件增加抗彌散功能。

2 時序抗彌散技術原理

時序抗彌散技術是通過在曝光時間執行特殊的時序驅動來實現的，同時所要求的高電平偏置和低電平偏置，與通常的時序偏置也不相同。該技術利用了CCD工藝制作上的若干特點，包括CCD表面態俘獲、n溝道CCD電荷存儲特性、飽和彌散的兩種方式和低電平翻轉態特點。

在表面型CCD上，時序電極與Si材料之間有一層絕緣的SiO2介質，這個氧化層對外呈陽性，光生電子會被吸附到表面上，這樣在電荷轉移的過程中，這些吸附電子就會滯留在CCD內，從而降低電荷的轉移效率，另外這些吸附電子隨著時間會慢慢釋放出來，污染后續的成像過程，這種現象被稱為量子效率延滯（QEH）。為了消除這種現象，埋溝型CCD技術被廣泛采用，該技術是在P型Si襯底沉積一層N型半導體，如圖1所示。當電極電壓為高電平，未收集到電荷時，電勢曲線Pempty如圖2。

隨著深度的不斷深入，電勢會在n溝道內達到電勢最大值Pmax，之后由于P區耗盡區域的影響，電勢逐漸降低到襯底電壓。當光生電荷產生時，電子會根據電勢分布的高低向電勢最高的地方移動，收集到部分電荷時，電極降為Pφ所示曲線。這樣電子就在n溝道內部收集和轉移，避免了表面態俘獲，從而降低了量子效率延滯現象。

在圖2中，當電極為低電平時，電勢如圖中Plow所示，Pφ與Plow之間的電勢差構成電荷壁壘，阻止電荷在像元間移動。CCD表面電勢Psf隨著電極電壓的降低而線形降低，但是，當表面勢降到一個臨界點的時候就不再隨著電極電壓的降低而降低，稱這個電壓臨界點為翻轉電壓Vinv。表面勢隨電極電壓變換曲線如圖3所示。

圖3 表面勢隨電極電壓變化曲線Fig.3 Relation curves of surface potential vs electrode voltage

當電極電壓VG＜-4V時表面勢基本保持不變，-4V電壓就稱為翻轉電壓Vinv。此時表面勢Psf等于襯底電勢，當電極電壓繼續降低時，會從面陣CCD列間溝阻中吸引出空穴，吸附在CCD的SiO2/Si分界面上，從而保持表面電勢恒定。

光生電荷存儲在n溝道電勢最大處，隨著光生電荷的增多，電勢會逐漸降低，在勢阱飽和之前會有兩種狀態，分別是：彌散型飽和(Bloomed FullWell，BFW)和表面型飽和(Surface FullWell，SFW)。

彌散型飽和狀態如圖4所示，當電極高電平比較低時，隨著勢阱內電荷的積累，電勢逐漸降低，在電荷未接觸表面時，已經達到隔離電極的最大電勢，這時，電荷就會跨過隔離電極，彌散到周邊像元。

圖4 彌散型飽和Fig.4 Bloomed FullWell

表面型飽和狀態如圖5所示，在電荷彌散之前，已經接觸到SiO2/Si表面，被表面所俘獲。隨著電荷的繼續增加，彌散現象隨后才會出現。CCD的飽和模式屬于彌散型飽和還是表面型飽和，是由像元驅動時鐘的高電平偏置所決定，高電平較低時屬于彌散型飽和。

圖5 表面型飽和Fig.5 Surface FullWell

時序抗彌散就是利用CCD的以上特點，采用時序控制的方式實現抗彌散功能，其驅動時鐘時序如圖6所示：

圖6 CAB技術時序Fig.6 CAB clocking setup

從以上描述可以看出，CAB實現依賴兩個條件：1)偏置條件，高電平偏置必須保持在SFW區域內，從而使多余電子不是彌散到相鄰像元而是吸附在SiO2/Si表面，低電平要保持在翻轉電平之下，從而保證能從溝阻中吸引空穴，使電子-空穴復合；2)頻率條件，必須保證足夠的驅動時序頻率從而使電子復合速度要大于光生電子速度，有效抑制彌散產生。

某公司研制CCD產品采用CAB后效果圖如圖7所示，由于高亮燈光造成的彌散，使得整個列方向的圖像都達到飽和，見圖7(a)。采用CAB技術后，彌散現象得到控制，見圖7（b）。

圖7 采用CAB前后效果對比Fig.7 Blooming characteristicsw ith and w ithoutCAB

3 CAB工作參數測試方法

為使CAB技術實現，需要確定CCD器件高電平處于SFW區域且低電平低于Vinv，以及在曝光周期中CAB時序的頻率。

（1）高電平SFW區域標定測試

測試步驟如下：首先將CCD表面上半部分進行遮擋，然后采用均勻光照射CCD表面，采一幀圖像，可以確定遮擋位置；然后調整均勻光的光照條件，如果某一幀圖像遮擋位置上移，說明該光照條件下CCD產生了彌散。保持該光照條件，調整CCD驅動時鐘的高電平，從低電平逐漸調高，CCD輸出信號強度會隨著驅動電平變化，見圖8。

圖8 滿阱容量隨驅動電平變化曲線Fig.8 Bloomed FullWell as a function of driving level

（2）低電平偏置標定測試

CAB要求時鐘驅動低電平小于翻轉電壓Vinv，但是在器件封裝后無法測量，因為需要測量CCD襯底材料的電壓，所以只能在器件制造過程中由制造商進行測量。

如圖9所示，由于輸出電極(Output Transfer Gate，OTG)與驅動電極結構相同，所以其電氣特性與驅動電極相同，而VREF受表面勢限制，與表面勢呈線性關系，所以曲線與電極電壓-表面勢曲線（圖3）具有完全相同的結構特點，通過曲線的拐點可以確定出電極的翻轉電壓Vinv。

圖9 CCD輸出端結構Fig.9 The structure of CCD output

另一種更簡單的方法，器件廠商給出的垂直轉移時鐘驅動低電平，通常采用公式計算得到，其中為垂直轉移低電平，所以。

（3）CAB時序頻率標定測試

CAB頻率標定過程見圖10。

圖10 CAB頻率標定過程圖例Fig.10 Illustration for CAB frequecy calibration procedure

在圖10中，首先將CCD面陣遮擋上半部分或下半部分，用于界定彌散是否發生。在時刻①CCD快門關閉，CCD勻速讀出。時刻②打開快門，用均勻光照射CCD表面，光照強度保證CCD處于彌散狀態，同時將CCD勻速讀出，斜率表示光生電子速率（-e/s）。時刻③關閉快門，并清除CCD內殘余電荷。時刻④加載CAB時序，并打開快門。時刻⑤正常讀出CCD數據。時刻⑥從小到大調整CAB時序頻率直到找到合適的頻率為止，圖10中當每個曝光周期進行2次時，仍然處于彌散狀態，4次首先達到抗彌散要求，于是可以計算出每次消除電荷速率（-e/(s·次)）。

在CCD曝光時，可以根據標定的電荷消除速率，計算曝光周期內CAB時序頻率。

4 CAB使用范圍及限制條件

時序抗彌散效果是由每個曝光時間內可運行CAB時序頻率來決定。預實現抗彌散倍數根據實際需要決定CAB時序頻率。

時序抗彌散技術可以在CCD器件無抗彌散功能時，通過時序控制來實現抗彌散功能，對于全幀CCD和幀轉移CCD都可以使用；對于TDICCD，由于采用CAB后圖像信號會發生前后移動，造成與延遲積分的二次圖像的非同步問題，影響圖像效果。該技術一定程度上增加了時序電路的復雜性，同時改變電平偏置，也容易產生器件氧化絕緣層的擊穿，所以實驗過程需要小心控制。

時序抗彌散技術適用于慢速掃描應用，并且在閃光燈照明情況下不起作用。同時，只有在垂直轉移為三相或四相的情況下才能使用，而兩相垂直轉移，無法構成電荷壁壘，同時也無法驅動到表面滿阱狀態。

應該注意的是，時序抗彌散技術會降低CCD的滿阱容量，圖8所示，相對于器件正常工作的最大滿阱容量而言，高電平偏置越大，抗彌散效果越好，同時滿阱容量也越低，CCD的動態范圍隨之減小。

另外，采用CAB技術相當于提高了垂直轉移信號頻率，所以會進一步提高面陣垂直轉移時序驅動信號的功率，增加系統功耗。同時垂直轉移效率也會受到影響。

所以在采用CAB技術要綜合評估抗彌散特性、動態范圍、轉移效率、功耗等因素，從而使系統性能得到進一步優化。

（References）

[1]Janesick JR.Scientific Charge-coupled Devices[M].Bellingham Washington USA:The International Society for Optical Engineering，2000:293-300.

[2]Janesick JR.Prevent blooming in CCD images[J].NASA Tech Briefs,1992,16(7):20.

[3]Hynecek J.Electron-hole Recombination Anti blooming for VirualOhase Imager[J].IEEETrans.Elec.Devices,1983,ED-30(8):4-30.

[4]Chatter jee P,Taylor G.Optimum Scaling of Buried ChannelCCDs[J].IEEETrans.Elec.Devices,1980,ED-27(3):122-125.

[5]KosonockyW,Carnes J,Kovac M,etal.Control of Blooming in Charge-coupled Imagers[J],RCA Review,1974,35:3-24.

[6]武利翻.CCD縱向抗暈結構設計與優化[J].現代電子技術,2010,33(16)：172-174.WULifan.Design and Optimization of CCD Image Sensor with Vertical Anti- blooming Structure[J].Modern Electronics Technique,2010,33(16):172-174.(in Chinese)

[7]韓采芹,柳忠彬.科學級幀轉移型CCD相機拖影問題的處理[J].科學技術與工程，2009，9(15)：4336-4338.HAN Caiqin,LIU Zhongbin.Disposal of Smearing in Scientific Grade Frame-transfer Type CCD Camera[J].Science Technology And Engineering,2009,9(15):4336-4338.(in Chinese)

[8]米本和也.CCD/CMOS圖像傳感器基礎與應用[M].陳榕庭,彭美桂.譯.北京:科學出版社，2006：8-63.Kazuya Yonemoto.Fundamentals and Applications of CCD/CMOSImage Sensor[M].CHEN Rongting,PENG Meigui.Beijing:Science Press,2006:8-63.(in Chinese)

[9]王慶有.圖像傳感器應用技術[M].北京:電子工業出版社，2003：10-22.WANG Qingyou.Application Technology of Image Sensor[M].Beijing:Publishing House of Electronics Industry,2003:10-22.(in Chinese)

[10]陳榕庭.CMOS圖像傳感器封裝與測試[M].北京:電子工業出版社，2006：25-32.CHEN Rongting.Packaging and Testof CMOS Image Sensor[M].Beijing:Publishing Houseof Electronics Industry,2006:25-32.(in Chinese)