SerDes器件在遙感相機系統中的應用

于雙江 王建宇

（北京空間機電研究所，北京 100076）

1 引言

現代光學遙感相機的CCD傳感器種類越來越多，空間分辨率也越來越高，光譜分辨率日趨精細，這使得遙感衛星的數傳速率迅速增長，相應地對成像電路的數據傳輸系統也提出了更高的要求。為解決航天遙感器獲取大量高速圖像信息的傳輸問題，迫切需要高性能的數據處理系統高傳輸速率的數據傳輸技術。

目前，處理器的數據處理速率已遠高于外部數據總線傳輸速率。增加并行總線寬度可以提高芯片與芯片之間、背板與背板之間的數據吞吐量，但是總線數目的增多及傳輸速率的加快會使印制電路板（Print CitcuitBoard，PCB）布線的難度提高，并且增加了信號的延時或相位差。

2 SerDes接口技術優勢

SerDes接口技術相對于傳統數據傳輸方式，可靠性高、技術先進。

高速SerDes接口通過多種技術可以顯著提高系統的可靠性：一是采用差分信號代替單端信號傳輸，增強了鏈路的抗干擾能力；二是采用時鐘和數據恢復技術代替同時傳輸數據和時鐘的方式，解決了限制數據傳輸速率的信號時鐘偏移問題；三是采用編碼技術，減小信號失真，提高信號的抗干擾能力；四是采用預加重和均衡技術補償信號的高頻損耗，增強信號的傳輸恢復能力。

CCD成像電路系統除了滿足不斷增長的速率要求外，小型化與通用化已經成為重要的發展趨勢。小型化與通用化一方面可以降低成本，減少維護工作量，增加可靠性，提高設備利用率；另一方面可減少研發所占用的時間，高速串行傳輸接口完全符合上述的要求。

高速串行總線利用嵌入式時鐘獲得每對信號，一般都采用低壓差分信號，千兆比特每秒的帶寬最少用4個引腳（一對用于發送，一對用于接收）就可做到，這在簡化系統設計和降低系統總體成本方面帶來巨大的利益。當電路板上的管腳數量降低時，電路板的布線性能提高了，電路板空間利用效率更高，連接器的尺寸也變小了，帶來了設計靈活性，并可大大節約系統成本。

3 TLK 2711功能簡介

TLK2711是TI公司推出的千兆高速收發器件家族的成員之一，支持1.6Gbit/s到2.7Gbit/s的串行數據率，提供超過2.16Gbit/s的信號帶寬，可應用于超高速、點對點的雙向傳輸系統。它采用的64引腳的VQFP封裝，2.5V的電壓供電。TLK2711具有主要參數如表1所示：

表1 TLK2711主要參數Tab.1 Primary parameters of TLK2711

TLK2711作為高速傳輸鏈路中核心器件，實現數據的串行發送/解串即SerDes（Serializer/Deserializer）功能，即在發送端多路低速并行信號被轉換成高速串行信號，在接收端高速串行信號被轉換成低速的并行信號，因此又被稱為SerDes收發器，其內部功能框圖如圖1所示。

一個典型SerDes收發器由發送通道和接收通道組成：編碼器、并串轉換器、時鐘發送器以及時鐘產生電路組成發送通道；解碼器、串并轉換器、接收器以及時鐘恢復電路組成接收通道。編碼器和解碼器完成編碼和解碼功能，TLK2711采用的是8B/10B編碼。串行器和解串器分別負責從并行到串行以及從串行到并行的轉換。串行器需要時鐘產生電路，時鐘產生電路通常由鎖相環（PLL）來實現。解串器需要時鐘和數據恢復電路（CDR），時鐘恢復電路通常也是由鎖相環實現。發送器和接收器完成差分信號的發送和接收。

基于SerDes的高速串行接口突破了傳統并行I/O(輸入/輸出)接口的數據傳輸瓶頸：一是采用差分信號傳輸代替單端信號傳輸，從而增強了抗噪聲、抗干擾能力；二是采用時鐘和數據恢復技術代替同步傳輸數據和時鐘，從而解決了限制數據傳輸速率的信號時鐘偏移問題。三是串行通信技術充分利用傳輸介質的信道容量，減少所需的連接器引腳數目，從而大大降低通信成本。

圖1 TLK2711功能框圖Fig.1 TLK2711 block diagram

4 數傳接口方案對比

表2給出了某相機與數傳接口的幾種方案，分別是10bit并行、10bit串行、2bit串行和高速串行接口。

表2 某相機數傳方案對比表Tab.2 Comparison of various data transfer schemes for a camera

從表2可以看出，3種方案的接口規模和復雜程度不一，其中10bit并行方案接口最為復雜，其需要的接插件及差分線對最多，同時還得嚴格保證同步、時鐘與10bit的數據之間的嚴格相位關系，工程實現性復雜；2bit串行方案規模居中，相較于10bit并行對時鐘、數據間的相位關系要求更加嚴格，同時須由現場可編程門陣列（Field ProgrammableGate Array，FPGA）軟件進行格式編排和轉換，增加了FPGA負擔，同時要保證軟件運行的可靠性；TLK2711接口是最簡單的方案，其接口復雜性最低，數據編排及轉換由接口芯片自行完成，未對FPGA產生新的負擔，并且其帶寬仍有很大的余量，可以滿足大部分高分相機的數據傳輸需求。

5 實驗驗證

基于上述分析，設計了驗證平臺，平臺包含硬件和軟件兩個部分，其中，硬件部分構成了SerDes傳輸系統所必須得外圍電路，比如：FPGA器件、時鐘產生、外圍接口連接器、待測電纜、控制計算機等，軟件部分主要完成對SerDes器件的控制，包括：發送、接收端控制字符的定義、數據幀結構的定義等。

實驗驗證內容包括：TLK2711的高速傳輸鏈路的高速傳輸特性；進口同軸連接器、國產同軸電纜、進口微同軸電纜的高速傳輸性能的傳輸特性；TLK2711接口性能及其極限工作指標；串行傳輸協議的驗證，實驗連接關系如圖2所示。

圖2 試驗連接關系圖Fig.2 Relationship among the testing equipment

測試中高速串行通訊采用的是點對點單工協議，協議的規定如下：

5.1 協議控制字符定義

協議的控制字符定義如表3所示，包括數據幀的幀頭、幀尾以及同步字符。TLK2711是以16bit為一個基本的傳輸單位，因此每一個控制字符都定義成2個字節，分別由D碼和K碼組成。

表3 控制字符Tab.3 Control characters

5.2 協議數據幀結構

數據幀包括幀頭(/SF/)、幀尾(/EF/)和數據(DATA)3部分組成，傳輸時幀和幀之間發送同步字符/SP/保證傳輸鏈路的同步。數據單元是由若干個16bit數據組成的數據流，數據的內容由收發雙方約定，其數據幀定義格式如圖3所示。

圖3 數據幀的定義Fig.3 Definition of data frame

可用的幀頭、幀尾如表4所示：

表4 可用的幀頭、幀尾K碼Tab.4 The usable K code of frame header and frame tail

5.3 協議規定

本協議是基于點對點的單工串行傳輸而制定的，對協議作如下的規定：

1）數據在通道上以數據幀的形式傳遞。每個數據幀的開始和結束分別用幀頭控制字符（/SF/）和幀尾控制字符（/EF/）標出。每一幀的數據(DATA)個數（不包括數據幀的幀頭和幀尾標記）按約定輸出；

2）傳輸中，數據幀與數據幀之間發送同步字符（/SP/）來保持傳輸鏈路的同步狀態，如果在傳輸過程中收發雙方失去同步，則通過幀間的同步字符重新建立同步；

3）在系統上電或復位后收發雙方要首先建立同步，發送端先發送同步字符(/SP/)1ms來建立和接收端的同步關系，之后發送數據幀。

本次測試完成了基于TLK2711串行接口的相機與數傳接口聯試，聯試完成了包括不同電纜采用不同的數據分別在不同的測試頻率下數據鏈路的工作情況，以及不同工況下同步時間測試和極限工況測試。同時補充完成了時鐘拉偏測試、強度測試以及不同型號同軸電纜測試。

測試數據可以說明：

1)TLK2711在其工作指標范圍內能夠很好完成串/并和并/串的高速轉換、8B/10B編解碼以及時鐘恢復功能，基于TLK2711的傳輸鏈路能夠實現正常的高速串行傳輸；

2)由同步特性測試可知，TLK2711傳輸鏈路建立起同步所需時間小于30μs，因此在傳輸協議中要保證有充足的時間來建立傳輸鏈路的同步關系；

3)傳輸鏈路中連接器和傳輸電纜的阻抗以及損耗對數據傳輸質量影響較大，SMA連接器和國產同軸電纜、進口微同軸電纜具有較好的高速傳輸性能，電纜長度在2.5m工況下，可以和TLK2711的工作性能匹配；

4)由時鐘拉偏測試可知，按照TLK2711手冊要求進行收發時鐘設計，能夠滿足傳輸性能的要求，進口微同軸性能在此項指標下優于國產同軸電纜；

5)測試所采用的串行協議能夠滿足高速傳輸鏈路的要求，如鏈路的同步建立、接收數據的完整解析等。

6 結束語

為適應高分辨率相機的海量數據傳輸需求，在充分分析相機的數據特點及借鑒國外相機設計的基礎上，提出了基于高速并串轉換器件TLK2711的一整套應用方案，進行了接口電路的測試，測試結果表明該傳輸方案對于提高相機傳輸速率具有借鑒意義。

（

）

[1]安源,蘇蕾,賀強民.高速低壓差分信號（LVDS）器件應用設計方法研究[J].航天返回與遙感,2007,28(1):39-45.ANYuan,SULei,HE Qiangm in.Research of Application Design Method ofHigh PerformanceLVDS[J].Spaceraft Recovery amp;Remote Sensing,2007,28(1):39-45.(in Chinese)

[2]王衍,李濤.時序信號設計的一種新方法[J].航天返回與遙感,2007，28(2):39-48.WANG Yan,LITao.A New Method of Timing Signal Design[J].Spacecraft Recovery amp;Remote Sensing,2007,28(2):39-48.(in Chinese)

[3]成桂梅,吳雁林,蘇蕾,等.基于FPGA的數據接口電路設計[J].航天返回與遙感,2005,26(4):31-49.CHENG Guimei,WUYanlin,SU Lei,etal.Design of Interfacing Circuit Based on FPGA Technology[J].Spacecraft Recovery amp;Remote Sensing,2005,26(4):31-49.(in Chinese)

[4]李健全.中國民用遙感衛星[J].航天返回與遙感,2003,24(2):1-4.LIJianquan.Development of Chinese Civil Remote Satellites[J].Spacecraft Recovery amp;Remote Sensing,2003,24(2):1-4.(in Chinese)

[5]肖磊,劉瑋,楊蓮興.用于1.25GHz Serdes的低時鐘抖動的環振的設計[J].半導體學報,2008,29(3):490-496.XIAO Lei,LIU Wei,YANG Lianxing.A Low Jitter Design of Ring Oscillators in 1.25GHz Serdes[J].Chinese Journal of Semiconductors,2008,29(3):490-496.(in Chinese)

[6]曹躍勝,胡軍,劉燁銘.高速SERDES的多板傳輸技術與SI仿真[J].計算機工程與科學,2008,30(8):139-143.CAO Yuesheng,HU Jun,LIU,Yeming.The Multi-Board Transmission Technology and the SISimulation for High-Speed SERDES Design[J].Computer Engnieering amp;Science,2008,30(8):139-143.(in Chinese)

[7]ZHOU M ingzhu,ZHU En,WANG Zhigong.Design of a 6.25 Gbps Backplane SerDes w ith Adaptive Decision Feedback Equalization[J].High Technology Letters,2009,15(4):409-415.

[8]劉吉,楊德偉,李立京,等.基于FPGA的高速數據處理系統設計[J].電子設計工程,2011,19(2):158-161.LIU Ji,YANGDewei,LILijing,etal.Design of High Speed Signal Process System based on FPGA[J].Electronic Design Engineering,2011,19(2):158-161.(in Chinese)

[9]康翔,張卜瑞.高速I/O接口技術[J].電子工程師,2008,34(5):53-56.KANG Xiang,ZHANG Burui.High Speed I/O Interface Technology[J].Electronic Engineer,2008,34(5):53-56.(in Chinese)

[10]張貴祥,金光,鄭亮亮,等.高速多通道CCD圖像數據處理與傳輸系統設計[J].液晶與顯示,2011，26(3):397-403.ZHANG Guixiang,JIN Guang,ZHENG Liangliang,etal.Design of High-Speed and Multi-Channel CCD Image Data Processing and Transmission System[J].Chinese JournalOf Liquid CrystalsAnd Displays,2011，26(3):397-403.(in Chinese)