穩(wěn)健的波束優(yōu)化設(shè)計(jì)及FPGA實(shí)現(xiàn)

董鵬飛，邱宏安，崔騰飛

?

穩(wěn)健的波束優(yōu)化設(shè)計(jì)及FPGA實(shí)現(xiàn)

董鵬飛，邱宏安，崔騰飛

(西北工業(yè)大學(xué)航海學(xué)院，陜西西安710072)

在分析二階錐規(guī)劃(Second-Order Cone Programming，SOCP)算法的基礎(chǔ)上，設(shè)計(jì)了聲吶陣列并采用SOCP方法對(duì)其波束圖進(jìn)行了優(yōu)化；根據(jù)SOCP的波束優(yōu)化設(shè)計(jì)方法，設(shè)計(jì)了基于FPGA的16元均勻圓陣的波束形成器。目的在于提高波束優(yōu)化設(shè)計(jì)的穩(wěn)健性以及信號(hào)處理系統(tǒng)的運(yùn)算實(shí)時(shí)性、運(yùn)算精度等。對(duì)FPGA波束形成器的仿真性能進(jìn)行了分析，主要分析了以下兩個(gè)方面：首先分析了當(dāng)權(quán)值位數(shù)不同時(shí)對(duì)波束形成器輸出的影響，其次分析了波束優(yōu)化設(shè)計(jì)方法的抗陣列流形誤差的性能。仿真設(shè)計(jì)結(jié)果和實(shí)驗(yàn)表明本文方法的有效性。二階錐波束優(yōu)化設(shè)計(jì)的波束圖有著良好的穩(wěn)健性，采用12位權(quán)值的FPGA波束形成器，抗陣元位置誤差性能也比較好。

可編程邏輯門陣列；二階錐規(guī)劃；波束優(yōu)化；抗陣列流形誤差

0 引言

波束形成[1]是聲吶、雷達(dá)等信號(hào)處理模塊的核心部分，其作用主要是在空域上加強(qiáng)某一方向的信號(hào)，抑制其他方向的干擾，達(dá)到提高系統(tǒng)作用距離或提高目標(biāo)分辨率的目的。由于現(xiàn)代技術(shù)水平的提高，人們對(duì)新一代信號(hào)處理系統(tǒng)在運(yùn)算實(shí)時(shí)性、運(yùn)算精度、動(dòng)態(tài)范圍及數(shù)據(jù)吞吐量等諸多方面提出了越來(lái)越高的要求；而FPGA由于其開發(fā)周期短、運(yùn)算速度快等優(yōu)點(diǎn)，已經(jīng)越來(lái)越受到廣泛的應(yīng)用。因此在分析SOCP算法的基礎(chǔ)上，設(shè)計(jì)了基于FPGA的16元均勻圓陣的聲吶波束形成器，并進(jìn)行了仿真分析。

1 基于模約束和主瓣約束的二階錐波束優(yōu)化原理

二階錐規(guī)劃(Second-Order Cone Programming，SOCP)是凸規(guī)劃問(wèn)題的一個(gè)子集，它是在滿足一組二階錐約束和線性等式約束的條件下使某線性函數(shù)最小化，它表述為

(3)

對(duì)于低旁瓣波束形成，可以在保證波束對(duì)觀察方向的響應(yīng)為1的條件下，讓最大旁瓣值最小。同時(shí)對(duì)權(quán)向量的范數(shù)進(jìn)行約束，以保證波束形成器對(duì)隨機(jī)誤差的穩(wěn)健性。因此可以寫成：

(5)

(7)

(8)

2 基于SOCP算法的波束優(yōu)化設(shè)計(jì)

考慮一個(gè)16元均勻圓陣，陣元間距為半波長(zhǎng)，圓陣的半徑根據(jù)公式(其中是陣元數(shù))計(jì)算，接收信號(hào)的頻率為3 kHz，方向?yàn)椤２捎没谀＜s束和主瓣約束的SOCP波束優(yōu)化設(shè)計(jì)的方法[2]設(shè)計(jì)等旁瓣的波束圖，當(dāng)陣列為理想的陣列流形時(shí)，得到的理想的低旁瓣波束圖如圖1所示。當(dāng)對(duì)基陣引入1%*的隨機(jī)陣元位置誤差，即基陣存在陣列流形誤差時(shí)，得到的波束圖如圖2所示。

從圖1和圖2的對(duì)比可以看出，采用基于模約束和主瓣約束的SOCP波束優(yōu)化設(shè)計(jì)方法得到的波束圖有著良好的穩(wěn)健性。

3 波束形成器系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)

3.1 系統(tǒng)設(shè)計(jì)分析

聲吶工作原理如圖3所示，其中波束形成器是整個(gè)聲吶系統(tǒng)的核心部分。可以看出，波束形成器的主要任務(wù)是：

(1) 對(duì)接收到的各個(gè)陣元的信號(hào)進(jìn)行A/D轉(zhuǎn)換、存儲(chǔ)；

(2) 對(duì)采集的數(shù)據(jù)進(jìn)行計(jì)算形成波束；

(3) 將波束數(shù)據(jù)實(shí)時(shí)傳送至下一級(jí)信號(hào)處理系統(tǒng)；

(4) 控制各個(gè)處理設(shè)備之間協(xié)同工作。

圖3 聲吶工作原理

Fig.3 The working principle of sonar

3.2 波束形成器的FPGA實(shí)現(xiàn)

通過(guò)以上分析可以得出，波束形成器分為三個(gè)模塊進(jìn)行設(shè)計(jì)，分別是控制模塊、存儲(chǔ)模塊與運(yùn)算模塊。運(yùn)算模塊主要是進(jìn)行復(fù)加權(quán)求和運(yùn)算，兩個(gè)復(fù)數(shù)相乘需要進(jìn)行4次實(shí)數(shù)乘法運(yùn)算，F(xiàn)PGA內(nèi)部已經(jīng)集成了硬件乘法器，直接調(diào)用FPGA的內(nèi)部乘法器進(jìn)行運(yùn)算，不僅速度快，而且更容易編程實(shí)現(xiàn)。

程序采用VHDL語(yǔ)言[3]編寫，軟件開發(fā)環(huán)境為Quartus ii 9.1，圖4是用Quartus ii 綜合出來(lái)的FPGA模塊設(shè)計(jì)視圖。

圖4中第一列的兩個(gè)模塊是控制模塊，上面的是A/D控制模塊，下面的是數(shù)據(jù)存儲(chǔ)與運(yùn)算控制模塊，控制模塊是整個(gè)系統(tǒng)的核心，負(fù)責(zé)協(xié)調(diào)整個(gè)系統(tǒng)，保證系統(tǒng)在工作的過(guò)程中穩(wěn)定有序，控制各個(gè)模塊的具體應(yīng)該怎樣工作。

控制模塊的工作過(guò)程為：

(1) 選通所有A/D進(jìn)行采樣；

(2) 當(dāng)接收到完成采樣的信號(hào)后，停止A/D采樣，當(dāng)接收到波束形成器空閑的信號(hào)后，按順序讀取A/D緩存里的數(shù)據(jù)送入波束形成器的數(shù)據(jù)存儲(chǔ)器中；

(3) 讀取完A/D緩存里的數(shù)據(jù)后，控制波束形成器進(jìn)行復(fù)加權(quán)運(yùn)算，置波束形成器busy信號(hào)有效，同時(shí)選通A/D進(jìn)行下一階段采樣；

(4) 當(dāng)波束形成器完成路信號(hào)的復(fù)數(shù)加權(quán)運(yùn)算后，輸出運(yùn)算結(jié)果，同時(shí)置busy信號(hào)為無(wú)效狀態(tài)；

(5) 轉(zhuǎn)到第二步繼續(xù)執(zhí)行。

中間一列的兩個(gè)模塊分別是RAM和ROM，分別用于存儲(chǔ)信號(hào)與權(quán)值。

最后一個(gè)模塊是運(yùn)算模塊，主要功能是進(jìn)行信號(hào)的復(fù)加權(quán)求和。

4 系統(tǒng)仿真分析

對(duì)基于FPGA的波束形成器[4]，我們首先進(jìn)行簡(jiǎn)單的仿真分析，圖5是在Quartus ii 9.1 下的仿真波形圖。

4.1 權(quán)值位數(shù)對(duì)輸出的影響

4.2 抗陣元位置誤差性能分析

當(dāng)陣元位置存在1%*的隨機(jī)陣元位置誤差時(shí)，權(quán)值采用12位的理想陣列的權(quán)值得到的波束圖[8]如圖9所示，從圖9和圖6的對(duì)比中可以看出，雖然波束圖的旁瓣級(jí)變化比較大，但是它仍然可以比較清晰地反眏信號(hào)的方向。

5 結(jié)語(yǔ)

本文分析了SCOP波束優(yōu)化的方法，對(duì)該方法進(jìn)行了仿真驗(yàn)證，并在加入陣列流形誤差的基礎(chǔ)上，驗(yàn)證了該方法的抗陣列流形誤差性能，提高了波束設(shè)計(jì)的穩(wěn)健性。在此基礎(chǔ)上，采用模塊化設(shè)計(jì)的方法設(shè)計(jì)實(shí)現(xiàn)了FPGA波束形成器，將波束形成器硬件系統(tǒng)分成了三個(gè)模塊，分別是控制模塊、運(yùn)算模塊、存儲(chǔ)模塊，并且進(jìn)行了波束形成器的硬件軟件化設(shè)計(jì)，用16元均勻圓陣仿真分析了波束形成器的性能，分析了權(quán)值的位數(shù)及陣元位置誤差對(duì)波束形成器輸出的影響，輸出達(dá)到了比較滿意的效果。

[1] 李貴斌. 聲吶基陣設(shè)計(jì)原理[M]. 北京: 海洋出版社, 1993.

LI Guibin. Sonar array design principles[M]. Beijing: Ocean Press, 1993.

[2] 鄢社峰, 馬遠(yuǎn)良. 基于二階錐規(guī)劃的任意傳感器陣列時(shí)域恒定束寬波束形成[J]. 聲學(xué)學(xué)報(bào), 2005, 30(4): 309-316.

YAN Shefeng, MA Yuanliang. Broadband constant beamwidth beamforming for arbitrary sensor arrays in time domain via second-order cone programming[J]. Acta Acustica, 2005, 30(4): 309-316.

[3] 潘松, 王國(guó)棟. VHDL實(shí)用教程[M]. 成都: 電子科技大學(xué)出版社, 2001.

PAN Song, WANG Guodong. VHDL practical course[M]. Chengdu: University of Electronic Science And Technology Press, 2001.

[4] Paul Graham, Brent Nelson. FPGA-based sonar processing[Z]. Department of Electrical and Computer Engineering,Brigham Young University, Provo, UT.

[5] 畢永年. 基于FPGA的數(shù)字波束合成器設(shè)計(jì)[J]. 電子技術(shù), 2003, 30(8): 56-57.

BI Yongnian. Digital beamformer design based on FPGA[J]. Electronic Technology, 2003, 30(8): 56-57.

[6] 張睿, 趙永波, 向冀.基于FPGA的數(shù)字波束形成系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)[J]. 火控雷達(dá)技術(shù), 2006, 35(1): 77-80.

ZHANG Rui, ZHAO Yongbo, XIANG Ji. Research on digital beam forming system design based on FPGA[J]. Fire Control Radar Technology, 2006, 35(1): 77-80.

[7] 邱軍, 向農(nóng), 林立. FPGA在數(shù)字濾波器設(shè)計(jì)中的應(yīng)用[J]. 電子器件, 2004, 27(3): 490-492.

QIU Jun, XIANG Nong, LIN Li. The application of FPGA to design of FIR digital filtes[J]. Journal of Electron Devices, 2004, 27(3): 490-492.

[8] Tomov B G, Jensen J A. A new architecture for a single-chip multi-channel beamformer based on a standard FPGA[J]. IEEE Ultrason. Symp, 2001(2): 1529-1533.

FPGA based robust beam optimization design

DONG Peng-fei, QIU Hong-an,CUI Teng-fei

(School of Marine Science and Technology, Northwestern Polytechnical University, Xi’an 710072,Shaanxi, China)

Based on the analysis of the SOCP (second-order cone optimization) algorithm, the sonar array using SOCP method is designed for the optimization design of beam pattern. According to the SOCP beam optimization design method, a FPGA based uniform circular array of 16 elements is developed. And the purpose is to improve the robustness of beam optimization design, the computing precision and the real-time operation of signal processing system. The simulation performance of FPGA beam forming device is analyzed mainly in the following two aspects: one is to analyze the influence of the bits of weight value on the output of beamformer, the second is to analyze the performance of the beam optimization design method in resisting array-manifold error. Results of both computer simulation and experiment verify the effectiveness of the proposed method. The optimal design of the second-order cone beam pattern is good in robustness. Also the performance of anti picket position error for the 12-bit weight FPGA beamformer is relatively good.

FPGA; Second-Order Cone Programming(SOCP); beam optimization; anti array manifold error

TB533

A

1000-3630(2016)-03-0265-05

10.3969/j.issn1000-3630.2016.03.016

2015-04-21;

2015-07-17

董鵬飛(1992－), 男, 甘肅會(huì)寧人, 碩士研究生, 研究方向?yàn)樗暪こ獭?/p>

董鵬飛, E-mail: bnsdsecret@hotmail.com