1快速AGC控制的實現和性能分析
隨著數字器件技術水平的提高,通信的AD采樣頻率逐步提高,但前端濾波、放大和混頻器件還是要依賴模擬器件。后端信號處理及運算單元的動態范圍小于ADC的動態范圍,ADC的動態范圍小于模擬前端的動態范圍。自動增益控制是一個典型的在模擬域對信號進行限幅操作的手段,因為AD變換器有一個限定的動態范圍。如果接收信號的強度過大,AD變換器將會引入一個飽和失真。如果信號強度過低,信號的變化只會觸發AD僅僅幾位的變化,而且嚴重的量化問題也會引起失真。
在現代數字接收機中,AGC一般是對接收機的前端射頻信號或中頻信號進行增益控制,保證后端的ADC及信號處理模塊都工作在線性動態范圍之內。AGC分為模擬控制方式和模擬數字混合控制方式兩種,模擬控制方式一般對前端射頻信號做幅度檢波處理,以獲得的幅度信息去控制AGC反饋環路獲得穩定的幅度輸出。模擬數字的混合控制方式一般對ADC采樣后的信號進行幅度提取運算,獲得幅度信息控制中頻可變增益放大器。本文所關注的AGC控制方法是后一種方法,主要原因是基于對前端的模擬控制方法為了增加環路的穩定性防止出現控制震蕩和自激,選用的環路參數較為保守,收斂速度較慢,少則幾十毫秒到幾百毫秒,多則數秒。本文給出的AGC控制方式是,使用FPGA輸出的脈沖疏密表征輸入信號的幅度,將脈沖通過一個二極管和RC檢波濾波器,將濾波器輸出控制變增益放大器的增益控制電平,調節放大器增益達到控制信號幅度的目的。
2數字檢波器設計
AD將低中頻數字信號輸入到FPGA,AD輸入的信號為原碼信息,將其轉換為補碼形式。下一步對輸入數據進行檢波,檢波可以采取絕對值檢波方法和平方率檢波,絕對值檢波是將IQ兩路信號分別取絕對值后相加,絕對值檢波得到不是一條等幅度曲線。設輸入的IQ兩路信號分別為Acos(棕t+茲)+nI(t)和Asin(棕t+茲)+ nQ(t),對兩路信號分別取平方然后相加得檢波輸出為:A2+n(t)。由此可以看出只要輸入的兩路信號滿足正交性,那么平方檢波的輸出就是信號的能量。平方率檢波輸出為一個等幅度曲線,但是因為FPGA內部的運算都是整數運算,所以平方率檢波放大了噪聲的方差。
由于FPGA內部的運算數據類型為整型類型,平方率檢波將噪聲的方差放大了,如果運算數據類型為小數,則可以進一步優化檢波性能。可以通過將平方率檢波結果在開方的方式來是消除平方率檢波對噪聲的放大作用。工程應用中使用如下辦法來近似求模:如果I路絕對值較大,則取輸出為abs(I)+1 2噪聲的能量來改變信噪比,得到上述三種檢波結果的歸一化標準差和信噪比關系。三張檢波方式的歸一化標準差隨信噪比的增加都趨于減小,在信噪比低于25dB時絕對值檢波的歸一化標準差小于平方率檢波歸一化標準差。在信噪比大于25dB時絕對值檢波的歸一化標準差增大。除了信噪比特別大的情況下(超過35dB),改進的平方率檢波方法的歸一化標準差都有小于另外兩種檢波方法的歸一化標準差。
乘法器輸出與門限值比較,每個時鐘周期比較一次。當檢波幅度小于信號幅度時,輸出正脈沖否則輸出0電平。3.3V的脈沖信號輸出到RC充放電電路,這里可以把RC看成一個低通濾波器,RC低通濾波器幅頻特性漫長的過渡帶是我們需要的,它可以將輸入的脈沖根據其疏密轉換成對應的直流電平。檢波器無脈沖輸出時,控制端的電壓為-0.7V,此時為混頻器的最小輸出增益。在檢波器輸出為直流高電平時,控制端的電壓為2.6V,此時為混頻器的最大增益。相對于模擬的AGC控制環路,這種控制方式的優點是控制速度快,硬件體積小,只需要一個在原有電路基礎上增加電阻電容和二極管即可。
2AGC控制的性能分析
使用TEK公司的AFG3252任意波形發生器將此中頻信號發送給接收機。接收機輸出的噪聲基底是基本不變,而信噪比的變化主要是由于有用信號的幅度變化引起的。我們希望經過AGC控制后從AD采樣器處采樣獲得的信號幅度處于AD輸出幅度的中間范圍,這樣就給后即的處理環路和其他邏輯提供了一個可靠穩定信號幅度保證。通過示波器捕獲的AD采樣處信號波形與控制電壓波形,可以看出從信號抵達到幅度穩定的時間為5us,完全可以滿足系統使用。
結論
本文給出的快速AGC控制方法結構簡單,控制速度快,從信號抵達到幅度穩定的時間為5us,完全可以滿足系統使用。