一種基于0.18um工藝低壓高精度帶隙基準電壓源設計

鄧森洋, 張 力, 陳 祝

(成都信息工程學院通信工程學院,四川成都610225)

0 引言

傳統的帶隙基準電路存在很多問題,在溫度系數(TC)、功耗、電源抑制比(PSRR)等方面無法達到現今集成電路設計的要求。近幾年針對這些問題,很多國內外學者從溫度系數、PSRR、功耗、精度等方面進行改進,取得了十分不錯的進展[1]。帶隙基準源電路的進一步改進和完善,將朝著能夠同時滿足低功耗、低溫度系數、高PSRR、低噪聲,以及低電源電壓等要求發展[2]。

目前通過一些高階溫度補償技術,帶隙基準電壓源的溫度系數可以小于1ppm/℃[3-5]。通過加入參考電壓源[3]、預校準電路[4]、誤差放大器[5]、共源共柵電流鏡[6]等電路,可以使電源抑制比達到90dB以上,不過電路都較復雜。有人設計了一種無電阻、工作在亞閾值區的低功耗、小面積的CMOS電壓基準源,功耗僅為217nW,但溫度系數較大[7]。文中主要分析一階溫度補償電路,考慮實際電路中電阻的溫度系數不為零這一因素,在不影響其他參數性能的條件下進一步降低帶隙基準電壓溫度系數。從而實現結構簡單的低壓高精度帶隙基準電壓源。

圖1 帶隙基準整體電路

1 電路設計

設計的帶隙基準電路如圖1所示。將其劃分為7個模塊。模塊1:帶隙基準源的核心電路;模塊2:帶隙基準源的電壓輸出模塊;通過調節輸出端電阻R3的大小,可以改變基準輸出電壓 VREF的大小;模塊3:帶隙基準源的自啟動電路;模塊4:帶隙基準源的電流輸出模塊,利用電流鏡的原理,通過調節 M19和 M20管的寬長比,可以改變基準輸出電流 IREF0和 IREF1的大小;模塊5和模塊6:電阻陣列;模塊7:電容耦合負反饋PSRR增強電路。

1.1 帶隙基準內運放電路

將圖2中電路劃分為3個模塊。模塊1:電流鏡,作用是引用帶隙基準內部的電流基準 IREF0給運放提供偏置,進一步減小運放隨溫度的影響,降低了電路的工作電流并節省了元件[6];模塊2:第一級放大電路,帶有源電流鏡負載的差分放大器,運放的差分輸入對管選擇PMOS,可以降低最小工作電源電壓,比使用NMOS做輸入對管具有更大的輸入范圍;模塊3:第二級放大電路,共源放大電路,提高增益和輸出擺幅。Cc為密勒補償電容,提供頻率補償,保證電路穩定工作[8]。

圖2 帶隙基準內運放電路

圖3 帶隙基準核心電路

1.2 帶隙基準核心電路

圖1模塊1中的電路是帶隙基準核心電路[1],與圖3電路相同,僅電阻R2變換為圖1模塊5、6。

如圖3所示。輸出基準大小可以任意調節,從而降低電源電壓。當運放處于深度負反饋時,A與B兩點電勢相等。

流過R1的電流就是與絕對溫度成正比(PTAT)電流可知

流過R2的電流與 VBE成正比可知

由基爾霍夫定律得

調節電阻R1、R2大小,使 VREF的溫度系數為零,調節電阻R3大小來調整輸出基準電壓的大小。

1.3 自啟動電路

如圖1模塊3,就是自啟動電路。該電路僅在上電瞬間起作用,帶隙基準正常工作時停止作用。接通電源瞬間 M15管和 M16管飽和導通,M18管柵壓被上拉為高電平而導通,此時 M18管 VDS下降,使 M14管柵壓下降,M14管導通,提供了從 VDD經M14和R4到地的電流通路,使帶隙基準正常工作。由于R4的存在,有電流流過R4,使M17管柵壓上升而導通,M17管 VDS下降,導致 M18管柵壓下降而關斷,自啟動電路停止作用。

1.4 電容耦合負反饋電路

如圖1模塊7,就是電容耦合負反饋PSRR增強電路[9]。M21管做電容使用,將電源噪聲同相耦合到電流鏡M11、M12、M13的柵端,使電流鏡管的源端和柵端的噪聲呈同相變化。這相當于對PMOS電流源管引入了源極負反饋,穩定MOS管的過驅動電壓。

1.5 電阻陣列

圖1電路中各元件采用TSMC0.18um工藝庫中的元件。PMOS選用pmos2V,NMOS選用nmos2V,電阻選用rphpoy,電容選用mimcap。為了電阻的匹配性更好,整個帶隙基準電路中的電阻全部用一個阻值的電阻(稱為基準電阻)通過串聯或并聯的方式得到。例如,基準電阻為3K,那么,9K的電阻可以通過3個基準電阻串聯得到。若電阻中含有小數,那么也是通過基準電阻的串聯和并聯的方式實現。文中,電阻 R1作為基準電阻,R2、R3和R4通過R1的不同組合得到。圖1模塊5和模塊6是圖3電路中電阻R2的變換結構。同理,電容也如此變換。電容C1和C2可以有效濾出電源中的噪聲。

2 數學建模分析

如圖3,假設輸出端電流(I3=I1+I2)和輸出端電阻R3是關于溫度 T多項式之和。

由歐姆定律可知,輸出基準電壓 VREF為

由式(7)可知,VREF是關于溫度T的多項式表達式。高階溫度補償就是要使這些系數為零,即

3 電路調參思路

通過前面分析可知:只要選擇合適的輸出端電阻和輸出端電流隨溫度的表達式滿足式(8),就能夠減小在實際電路中電阻溫度系數影響帶隙基準源輸出精度的程度。從而進一步降低帶隙基準電壓源的溫度系數。具體調參思路如下:

(1)改變輸出端電阻R3的大小可以改變R=B2T2+B1T+B0中各項系數的大小。

(2)改變R2/R1的大小可以改變電流 I=A2T2+A1T+A0中各項系數的大小。

(3)反復使用上面兩個步驟,最終使式(8)成立。

當然,很難實現式(8)的絕對成立。不過滿足式(8)的程度越高,基準電壓 VREF的溫度系數越低。

4 仿真結果及分析

根據以上分析,可以確定電路的器件尺寸,在TSMC 0.18um工藝下,采用典型的Cadence Spectre仿真工具進行仿真,其結果分別如圖4～6所示。

圖4 VREF隨溫度變化曲線

圖5 電源抑制比曲線

取電源電壓為1.8V,在0～140℃對 VREF進行溫度掃描,仿真結果如圖4。在 0～140℃,VREF從783.482mV到783.55mV,變化了68uV。在0～140℃,溫度系數TC=0.62ppm/℃。

在電源電壓中添加AC分量為1V,然后對 VREF進行交流分析,頻率為1Hz～1GHz,便可得電源抑制比(PSRR)曲線,如圖5所示,在低頻時PSRR=-66.9dB,當 f=1KHz時PSRR=-52.6dB。

將電源電壓 VDD設置為一個變量,然后對 VDD進行直流掃描,得 VREF隨 VDD變化的曲線,由圖6所示,帶隙基準電路在電源電壓為1.09V時達到了穩定的輸出。因此,該電路的最小工作電源電壓約為1.1V。

結果分析:當圖1電路正常工作時,先通過Cadence軟件采集 I3和 R3關于溫度T曲線上的點,再通過MATLAB軟件擬合出 I3和 R3關于溫度 T的表達式,為了求解方便,只考慮溫度的二階(即n=2),再結合式(5)和式(6)驗證式(8)。

I3和R3的表達式為:

圖6 VREF隨 VDD變化曲線

驗證式(8)結果如下:

由此可知,I3具有正溫度系數,R3具有負溫度系數,二者乘積便進一步降低了 VREF的溫度系數。

5 結論

通過高階溫度補償技術,目前國內帶隙基準溫度系數最低可達0.3ppm/℃[4]。一階補償的帶隙基準的溫度系數一般大于10ppm/℃,高階補償后的溫度系數也很難小于1ppm/℃且電路都很復雜。設計了一種基于0.18um工藝低壓高精度帶隙基準電壓源,采用電流模結構。在調參過程中考慮了電阻的溫度系數,從而進一步降低了帶隙基準電壓源的溫度系數,實現了結構簡單的低壓高精度帶隙基準電壓源。

致謝:感謝成都信息工程學院科研基金教改項目(Y20093)對本文的資助

[1] 辛新鵬,李冬,王志華.CMOS帶隙基準源研究現狀[J].微電子學,2008,38(1):57-63.

[2] 吳文蘭,刑立東.帶隙基準源的現狀及其發展趨勢[J].電子設計,2010,26(6-2):186-188.

[3] 胡佳俊,陳后鵬,蔡道林,等.高電源抑制比低溫漂帶隙基準源設計[J].微電子學,2012,42(1):34-37.

[4] 來新泉,張莎莎,袁冰,等.一種高精度分段曲率補償帶隙基準電壓源[J].華中科技大學學報(自然科學版),2010,38(12):40-43.

[5] 張萬東,陳宏,王一鵬,等.高電源抑制比和高階曲率補償帶隙電壓基準源[J].微電子學,2011,41(1):57-60.

[6] 曾健平,鄒韋華,易峰,等.高電源抑制比帶隙基準電壓源的設計[J].半導體技術,2007,32(11):984-987.

[7] 徐冠南,賈晨,陳虹,等.一種極低功耗的CMOS帶隙基準源[J].中國集成電路,2011,總(141):27-30.

[8] 畢查德·拉扎維.模擬CMOS集成電路設計[M].西安:西安交通大學出版社.

[9] 馬卓,段志奎,楊方杰,等.1.8V供電8.2ppm/℃的0.18umCMOS帶隙基準源[J].國防科技大學學報,2011,33(3):89-94.