經濟型車床數控系統精插器的設計

廣州數控設備有限公司 張運安

1.前言

數控機床是現代制造技術中的重要組成部分，是裝備制造業的工作母機。當今世界，數控機床的水平和擁有量，已經成為衡量一個國家制造業水平、工業現代化程度和國家綜合競爭力的重要指標。數控技術是由機械學、控制論、電子學、計算機科學四大基礎學科發展起來的一門綜合性的新型學科。

數控系統的性能不斷向高速、高精度、高效、高可靠性的趨勢發展。數控系統是數控機床中的核心裝置，而插補器又是數控系統的主要功能部件。下面主要介紹硬件插補器中常用到的二進制脈沖乘法器。

2.插補原理

眾所周知，插補就是數控系統依據編程時的有限數據，按照一定方法產生基本線型（直線和圓弧等），并以此為基礎完成所需要輪廓軌跡的加工擬合工作。插補是數控系統的主要功能，它的性能直接影響數控機床加工的質量和效率。目前應用的插補方法分為脈沖增量插補和數字增量插補兩大類。

現代經濟型、普及型數控系統多采用軟件粗插補和硬件精插補相結合的設計方法，而且較多采用16位或32位的CPU加上大規模可編程邏輯器件CPLD或FPGA為主的硬件架構，其插補運動主要由軟硬件協調配合完成。即軟件只要將下一個插補周期內每個進給軸的插補運動數據計算好，然后就可通過數據總線送給CPLD或FPGA內的精插補器。精插補器接著在一個插補周期內均勻地發出相應數量的脈沖，以此同時驅動每個進給軸做出相應的插補運動，通過運動合成后形成工件的加工軌跡。精插補器發完脈沖后產生一中斷信號，通知CPU繼續送插補數據給它的二級數據緩沖區，如此過程循環不斷直至完成相應的加工指令。數字脈沖乘法器又稱二進制比例乘法器（Binary Rate Multiplier--BRM），它是數控機床上最簡單的直線插補器，它可以方便地實現多坐標直線插補。數字脈沖乘法器是精插器的關鍵部件，實質上它主要完成在一個插補周期內將插補數據轉化為相應數量的均勻脈沖輸出的功能，也就是脈沖發生器。

3.脈沖乘法器的邏輯原理和設計實現

在TTL和CMOS集成電路中，CD4089是四位二進制比例乘法器。CD4089的主要功能是輸出的脈沖數等于輸入時鐘脈沖數乘以一個系數，該系數的范圍為1/16-15/16，系數由四位二進制輸入端A0-A3置數確定。如當數量為13（A3A2A1A0=1101）時，則每輸入16個時鐘脈沖，在輸出端可得到13個脈沖。該比例乘法器可完成多種數學運算。這里不做詳細說明，可參考其手冊。

圖1 脈沖乘法器

從CD4089的四位二進制比例乘法器的邏輯圖可以推廣到N位二進制比例乘法器的一般邏輯原理。其實質就是由一個N位脈沖分頻器（即二進制計數器）和一個N位的乘法門矩陣所組成的邏輯電路。其邏輯功能就是將輸入的二進制數轉換為對應數量的脈沖進行輸出，如圖1所示。可見此N位數字脈沖乘法器中的N位分頻器在一次循環中，它的各級觸發器都按照2n-1，2n-2，…，21，20的規律將輸出脈沖送到各級乘法門Gn，Gn-1，Gn-2，…，G2，G1（即與門）的輸入端，各乘法門的輸出和輸入之間有如下的邏輯關系；

比較可知，這里增加了一個條件，分頻器各輸出端按2n-1，2n-2，…，21，20的規律送出的脈沖能否通過這些與門，取決與該與門的另一輸入端是否具備開門條件，即由數字A（被乘數）控制。若A是用二進制表示；〔A〕2=AnAn-1…Ai…A2A1

顯然二進制A中的某一位數Ai只能取1或0值，當其為0時相應的與門關閉；當其為1時相應的與門打開，因此在一個程序間隔時間內，圖1中或門輸出的脈沖數S應為：

上式說明：脈沖乘法器在一個程序間隔時間內，輸出的脈沖總數S等于控制端的二進制數A。在固定的程序周期內，改變控制量A就能同時改變脈沖數及脈沖的頻率，這意味著可以應用來控制步進電機的轉速和位置。根據以上的邏輯原理分析，我們可以用硬件描述語言VHDL實現二進制脈沖乘法器的邏輯功能。詳細實現代碼這里就不具體介紹了。

圖2 十六位二進制脈沖乘法器結構圖

圖3 實用型數字脈沖發生器結構圖

圖4 實用型數字脈沖發生器的邏輯原理圖

實用型數字脈沖發生器（如圖3所示）由五個邏輯模塊組成（如圖4所示），其中counter16為分頻器模塊（實質是十六位同步計數器），latch16為十六位二級數據緩沖鎖存器，plus_outok為十六位二進制脈沖乘法器（如圖2所示），divfre32為脈沖均勻器，explus為固定脈寬生成器。輸入輸出信號說明：IN[12…1]是12位控制數據輸入端，即在一個插補周期內最多輸出212-1=4095個脈沖；OPEN是脈沖輸出啟動控制端；LOAD是控制數據自動裝載輸入端；ENA是脈沖發生器使能控制端；/CLEAR是全局復位信號端；CLOCK、CLK4M、CLKIN都是不同頻率的時鐘信號，其中CLK4M、CLKIN由CLOCK分頻可得；PLUS是脈沖信號輸出端；PLUS_END則是程序周期結束信號輸出，也稱插補周期中斷輸出信號，可用來向CPU發出中斷信號，CPU在中斷服務程序中可繼續發送下一插補周期的控制數據，因此可連續不斷地改變步進電機的速度和位置，直到終點坐標位置為止。其他邏輯模塊的原理及實現這里不作詳細說明了。注意：由于使用脈沖乘法器產生的脈沖串在時間上分布是不均勻的，這種不均勻的脈沖序列將使驅動電機運動速度不均勻，而且引起所插補的折線與實際直線的偏差增大，從而降低了數控系統的加工精度。因此要在脈沖輸出端增加均勻化處理電路，均勻器實際上是一個二進制分頻器，一般采用2級或3級（即分頻系數為4或8），但是使用脈沖均勻器必須相應提高CLKIN輸入的頻率（前提是設計的最高脈沖輸出頻率不變）。脈沖輸出頻率的計算公式：

（PPS）式中Fclk為輸入時鐘頻率；R0為倍乘系數，一般為1、2、4、8、16；A為控制變量脈沖數，數量范圍與脈沖乘法器的位數有關，這里為0-4095；K0則為插補周期的倒數，一般為固定常數，設T0=1/K0，則T0就是插補周期，一般取1ms或2ms或4ms或8ms為一周期。

例如：令Fclk=32.768MHZ，T0=8ms，則R0=4，K0=125，Fout=125·A，Fout輸出的最大頻率為512KHZ。由計算公式還可知，提高K0或A都能提高最大輸出頻率，但Fclk也得相應提高輸入頻率，通常為二的倍數，況且插補周期一般不宜頻繁變化。

4.結束語

實用型數字脈沖發生器結合控制邏輯電路就能組成精插補器，并可以應用到實際的項目設計中。軟件粗插補和硬件精插補技術相結合，將很大提高插補運算的速度和效率，以及提高了插補的精度。實踐證明，此法簡單可靠，輸出脈沖非常均勻，已經成功應用于實現μ級精度的經濟型車床數控系統GSK928TC-2，該系統已批量投產，各項關鍵設計指標（加工速度、加工精度、穩定性和可靠性）都達到預期的設計要求。

[1] 宋本基,張銘鈞.數控技術[M].哈爾濱:哈爾濱工程大學出版社,1999(3).

[2] 夏宇聞.Verilog HDL數字系統設計教程[M].北京:北京航空航天大學出版社,2003(7).