高速多通道CCD預放電路設計

摘 要：高速成像應用中，CCD的輸出通道數較多，且每個通道的速度也很高。多通道輸出需要多個放大器對信號進行放大。當放大器數量較多時，電路板布局時很難使放大器靠近CCD放置。較長的電路板走線產生的寄生電容和CCD輸出電阻形成的低通電路嚴重限制了帶寬。因此，在電路設計時采用了高頻補償方法解決了帶寬限制的問題。在電路板設計時采用去除運算放大器反饋端地平面的方法避免了放大電路自激振蕩。

關鍵詞：高速CCD；預放電路；寄生電容；高頻補償

中圖分類號： TN386.5?34 文獻標識碼： A 文章編號： 1004?373X（2013）15?0160?03

Design of preamplification circuit for high?speed multi?channel CCD

XUE Xu?cheng， ZHAO Yun?long

（Changchun Institute of Optics， Fine Mechanics and Physics， Chinese Academy of Sciences， Changchun 130033， China ）

Abstract： There are much more CCD output channels in high?speed imaging application and the speed of each channel is also much higher. Multiple amplifiers are needed to amplify the multiple output signals. It is very hard to make the amplifiers close to the CCD when the printed circuit board layout is carried out in the case of application of more amplifiers. Thus， the bandwidth is significantly limited by the parasitic capacitance produced by long wires of printed circuit board， and the low pass circuit formed by the output resistance of CCD. In order to eliminate the bandwidth limitation， the high frequency compensation is used in the circuit design. A method to cut out the ground plane at the feedback terminal of the operational amplifier is adopted to avoid self?oscillation of the amplifier circuit.

Keywords： high?speed CCD； preamplification circuit； parasitic capacitance； high?frequency compensation

0 引 言

電荷耦合器件（CCD）具有低噪聲、寬動態范圍、高速以及線性響應等優點。在高速成像應用中，CCD必須具有多通道輸出的能力。通過多通道并行輸出提高成像系統的速度。每個通道的速度也要保持較高的速度，通常每個通道的工作速度能達到25～40 MHz。CCD的輸出電阻并不是很小，一般情況下其輸出電阻可以達到300 Ω左右[1]。因此需要預放電路進行阻抗變換，使輸出電阻變小。且要使預放電路盡可能靠近CCD。因為如果預放電路和CCD有一定距離時，電路板走線會存在一定的寄生電容[2]。該寄生電容和CCD輸出電阻形成一階低通電路，從而限制電路的帶寬。然而，CCD多通道輸出需要多個放大器對信號進行放大。當放大器數量較多時，電路板布局時就沒有足夠的空間使放大器靠近CCD放置。放大器不能靠近CCD放置，走線寄生電容就會限制帶寬。所以只能通過高頻補償技術來擴展帶寬。需要注意到是，高頻補償時一定不要導致放大器工作不穩定。此外高速運算放大器設計不當也極易產生自激振蕩。因此，通過電路板設計中去除運算放大器反饋端地平面的方法避免自激振蕩。

1 多通道CCD預放電路設計

多通道CCD預放電路中各個通道應該是完全一致的，這可以保證各個通道導致的成像結果具有一致性。因此，下面設計討論一個通道的設計，其他通道采用完全相同的設計即可。首先對CCD輸出電阻和電路板走線進行分析，如圖1所示。CCD輸出可以等效為電壓源V和串聯等效電阻[Rc]。走線可以直接用寄生電容[Cp]來表示。那么由于電阻和電容構成了低通電路，因此會限制帶寬。式（1）給出其傳遞函數。

[Hw（s）=11+RcCps] （1）

可見存在一個極點[s=-1RgCp]，即系統在大于該極點對應頻率后，響應會按照每十倍頻程20 dB下降。

圖1 CCD輸出電阻和走線等效電容模型

為了不讓該極點限制帶寬，必須使用零點來抵消這一極點[3]。實現這一功能的電路如圖2所示。該電路的傳遞函數由式（2）給出。該電路引入了一個零點[s=-1（Rg+Rf）Cg]。所以只有讓該零點等于上述極點即可實現高頻補償。即滿足式（3）即可。該電路在引入零點的同時也引入了一個極點[s=-1RgCg]，所以需要使該極點頻率盡可能高，也即[Rg]的值要足夠大。

[Hamp（s）=1+（Rg+Rf）Cgs1+RgCgs] （2）

[RcCp=（Rg+Rf）Cg] （3）

圖2 CCD預放高頻補償電路

反饋網絡的傳遞函數由式（4）給出：

[Hf（s）=1+RgCgs1+（Rg+Rf）Cgs] （4）

電路中的反饋網絡并不會使放大器不穩定。因為反饋網絡有一個極點，使得相位會產生延遲，但是反饋網絡的零點則使相位產生超前。因此反饋網絡使得相位先產生一定的延遲，然后在高頻處回到了零相位[4]。這樣不會對放大器產生穩定性問題。

2 CCD預放電路的電路板設計

高速運算放大器的電路板設計是電路實現的一個非常重要的部分。即使電路原理設計的再好，隨意的電路板設計也會使電路達不到要求甚至產生問題。其中，高速運算放大器的穩定性會受到電路板設計的重要影響。電路板對電路性能的影響產生的主要原因是電路板的寄生參數問題[5]。例如一個運算放大器在電路實現后的等效電路如圖3所示。

運算放大器的反相端對地電容對放大器的穩定性具有較大的影響。因為反相端的對地電容和反饋電阻[Rf]在反饋通路上形成了一個額外的極點，該極點使得相位延遲。相位延遲會使得在高頻時，負反饋變成了正反饋，從而導致自激振蕩。解決這一問題的方法就是把這一寄生電容去除。在具體電路板實現時，就是把反饋端下面的地平面去除。一個雙通道的運算放大器布局布線圖如圖4所示。該放大器為DIP8封裝，其中2腳和6腳為兩個通道的反饋端。所以2腳和6腳下面的地平面要去除。而反饋電阻焊盤下面的地平面同樣也要去除。這樣反饋通道中的寄生電容就降到了最低，可以保證放大器的穩定工作。此外，放大器穩定工作和低噪聲工作的前提是電源要合理去耦。圖4中正負電源的去耦電容都盡可能近地靠近相應電源管腳放置。這樣可以有效地降低去耦電路的等效電感，在較寬的頻帶內提供足夠的去耦。

圖3 運算放大器的寄生參數等效電路

圖4 去除運算放大器反饋端地平面

3 實驗結果

為了驗證設計，對設計的電路利用LTspice軟件進行了電路仿真。CCD輸出等效電阻[Rc]為300 Ω。走線寄生電容[Cp]為20 pF。其3 dB帶寬只有26.5 MHz，其幅頻響應和相頻響應曲線如圖5所示。預放電路的帶寬應該為CCD像素轉移頻率的4～5倍。因此如果像素時鐘頻率達到25 MHz，那么寄生電容就嚴重限制了電路帶寬。所以需要進行高頻補償來展寬帶寬。這里[Rf]取值為1 kΩ，[Rg]取值為0.28 kΩ，[Cg]取值為4.7 pF，這時就能滿足式（3）的要求。

圖5 CCD內阻和走線寄生電容的頻率響應

圖6所示為補償后的頻率響應，可見帶寬擴展已經超過了100 MHz。

圖6 高頻補償后的頻率響應

高頻補償后的放大器對方波的響應如圖7所示。

圖7 高頻補償后的方波響應

放大器的開環頻率響應如圖8所示，可以看出當放大倍數將為0 dB時，相位為-145°，不存在穩定性問題。

圖8 放大器開環頻率特性

4 結 論

高速多通道CCD預放電路設計中存在預放電路不能足夠靠近CCD的問題。高速運算放大器存在容易自激振蕩的問題。針對上述兩個問題，從電路原理和電路板設計的角度進行了高速多通道CCD預放電路分析和設計。通過電路原理設計中應用高頻補償技術，有效地解決了帶寬限制問題。通過電路板設計中去除運算放大器反饋端地平面的方法有效地避免了自激振蕩。因此，該設計可以有效地應用在高速多通道CCD成像電路中。

參考文獻

[1] JAMES R J. Scientific charge?coupled devices [M]. USA： SPIE Publications， 2001.

[2] HENRY W O. Electromagnetic compatibility engineering [M]. USA： John Wiley Sons， Inc.， 2009.

[3] MANCINI Ron， CARTER Bruce. Op amps for everyone [M]. Netherlands： Elsevier， 2009.

[4] THOMPSON M T. Intuitive analog circuit design [M]. Netherlands： Elsevier， 2006.

[5] ARDIZZONI John. A practical guide to high?speed printed?circuit?board layout [J]. Analog Dialogue， 2005， 20： 39?09.

[6] 張航，劉棟斌，李巍.CCD成像系統中模擬前端噪聲的研究[J].現代電子技術，2011，34（24）：113?115.