大電流，微功耗，小體積單片LDO的設計與實現

摘 要： 以設計輸出電流為700 mA，靜態電流為50 μA，芯片面積為1.5 mm×2.0 mm的LDO線性穩壓器為目標，提出的LDO電路利用基準電路的輸出直接作為芯片的輸出，用基準電路所固有的跨導放大器對輸出進行檢測并反饋至單級放大器，放大后輸出至功率管的基極，控制功率管輸出額定的電壓和電流。無需冗余的誤差放大器，使得環路補償極為簡單，不存在傳統LDO的補償難題。在電路上把傳統LDO電路所需各個模塊的功能糅合到了一個較為簡單的電路中，大大減小了芯片面積，并且減小了靜態電流。對電路進行了仿真分析并采用2 μm 36 V Bipolar工藝生產實現，流片后的測試結果表明該芯片實現了大電流，微功耗，小體積的特性。

關鍵詞： 線性穩壓器； 大電流； 低功耗； 跨導放大器； Bipolar

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2013）13?0150?04

Design and implementation of high?current micro?power monolithic LDO with small size

PENG Xiao?hong， ZHU Zhi?ding， HOU Li?gang， WANG Jin?hui， WU Wu?chen

（Beijing University of Technology， Beijing 100124， China）

Abstract： A low?dropout regulator （LDO） with an output current of 700 mA， quiescent current of 50 μA and chip area of 1.5 mm×2.0 mm is proposed. The LDO circuit takes reference circuit output as its chip output. The inherent transconductance amplifier of reference circuit is used to detect the output and feedback to stage amplifier， the signal is output to the base of power transistor after amplified， which could control the power valve output rated voltage and current. The error amplifier without redundancy makes the loop?compensation extremely simple， excludes the compensation problems in traditional LDO circuit. The function of each module which traditional LDO needs is mixed into an easier circuit， thus the chip area and the quiescent current are greatly reduced. The simulation analysis of the circuit is conducted， and realized by 2 μm 36 V Bipolar technology， the tapeout result shows that the chip has the characteristic of high?current， micro?power and small size.

Keywords： linear voltage regulator； high?current； low power consumption； transconductance amplifier； Bipolar

0 引 言

消費類電子產品已經成為人們日常生活中不可或缺的一部分，手機、MP4、PDA、PAD和筆記本電腦等便攜式電子設備在生活中扮演著重要的角色。隨著集成電路工藝尺寸的不斷縮小，集成度的不斷增加，這些便攜式設備對電源的要求越來越苛刻，需要在電源和電子設備之間引入電源管理芯片，擔負起對電能的變換，分配，檢測以及穩壓，降噪的職能[1]。

低壓差線性穩壓器（LDO）具有結構簡單，成本低，輸出電壓精度高，電源抑制能力強，微功耗以及封裝簡單和需要較少的外圍器件等突出優點，使得它在便攜式電子設備產品中得到廣泛應用[2?4]。近年來，LDO的主要發展趨勢在以下幾個方面：

（1）超低壓差電壓，一方面是因為壓差電壓越小，LDO的效率越高，另一方面是因為集成電路工藝尺寸所需的電源電壓越來越小。

（2）高效率，高效率主要是降低芯片本身的功耗，一是節省了能源，二是有效地降低了散熱問題。

（3）高集成度，高功率密度，客戶希望電源產品能做的越來越緊湊，封裝體積越來越小。

為此，基于Bipolar工藝以設計輸出電流為700 mA，靜態電流為50 μA，芯片面積為1.5 mm×2.0 mm的LDO線性穩壓器為目標。本文所提出的LDO電路結構具有以下優點：

（1）除帶隙基準固有的跨導放大器外無須額外的誤差放大器，從而降低了電路補償難度；

（2）把傳統LDO電路中各個模塊的功能糅合到了一個較為簡單的電路里，大大減小了芯片面積，降低成本，易于封裝；

（3）用純Bipolar工藝實現了所設計的電路，地電流隨負載電流增大而增大，在空載時，具有極低的靜態電流，從而保證了較高的電流效率，可以延長供電電池的使用壽命。

1 電路設計與分析

1.1 電路功能及環路穩定性分析

圖1是本文提出的LDO電路結構，電路包括：啟動電路，電流基準，限流保護，過溫保護等輔助電路；基準電壓電路，單級放大器，功率管等核心電路；負載電路。其中功率管采用PNP，原因是NPN需要消耗較高的壓差電壓，而PNP可以實現較低的壓差電壓[5]。電路工作原理是，在電路上電啟動后，調整管PNP向帶隙基準電路注入電流，由帶隙基準中的跨導放大器對電流進行檢測，并經單級放大器放大之后反饋至調整管基極，使輸出電壓達到穩定。

<＼＼192.168.0.25＼$d＼8月＼8-2＼補＼補！現代電子技術201313＼Image＼33t1.tif>

圖1 LDO整體框圖

LDO的晶體管級整體電路如圖2所示，由電壓基準電路，增益級電路（單級放大器）和輸出級構成LDO的核心電路即反饋回路。基準電壓產生電路中，Qn1和Qn2是發射極面積為8∶1的兩個三極管，讓兩管通過相同的電流，便可得到不同電流密度下兩個三極管基射極電壓差[ΔVBE]。這是一個帶有正溫度系數的電壓，加在[R1]兩端產生一個正溫度系數電流[I1]，其具體計算如下：

[VBE（Qn1）+VR1=VBE（Qn2）]

[I1=VTln8R1]

設流經[R3]的電流為[I1a]，流經[R4]的電流為[I1b]，可得到如下等式：

[I1=I1a+I1b]

[I1a×R3=I1b×R4+VBE（Qn3）]

[I1b=ISexpVBE（Qn3）VT]

利用插值法可解出上式中的[I1a，][I1b，]得到[Vout]的表達式如下：

[Vout=VBE（Qp1）+VBE（Qn3）+VBE（Qn1）+VR5+VR4+VR1]

式中：[VR5]和[VR1]分別為[I1]在[R5]和[R1]上產生的正溫度系數電壓；[VR4]是[I1b]在[R4]上產生的正溫度系數電壓，通過調整[R1，][R3]和[R4]的值即可得到3.3 V的零溫度系數電壓。

<＼＼192.168.0.25＼$d＼8月＼8-2＼補＼補！現代電子技術201313＼Image＼33t2.tif>

圖2 LDO核心電路

上述基準電壓產生電路所產生的電壓直接作為了LDO的輸出，但是僅憑此電路是不夠的，還需要增益級，功率管等。Qp1和Qp2作為電流鏡負載，檢測兩條支路的電流誤差。電流鏡負載和Qn1，Qn2構成了跨導放大器，跨導放大器的輸出經由單級放大之后反饋至功率管基極，形成反饋回路，穩定輸出電壓。

1.2 環路穩定性分析

環路補償簡單是文中所提出的LDO的一個主要優點，且重載時具有較高的環路帶寬。從圖2中可看出在基準電壓產生電路內部有一個密勒補償電容[Cm，]并有一個調零電阻[Rm，]這將在帶寬內產生一個極零點對，通過調節電阻電容值，可以使這對極零點相抵消，而不對頻率響應產生明顯的影響。LDO的輸出接有一個鉭電容[Co]，該鉭電容的ESR為[RESR，]這將產生一個主極點和一個零點，由于負載變化范圍較大，所以主極點的范圍變化也較大，其具體表達式如下：

[Po=12πRLCo]

零點位置：

[Zo=12πRESRCo]

由于所設計的LDO帶載能力額定值為700 mA，功率管的尺寸較大，所以功率管的基極有較大的寄生電容，也將在帶寬內產生一個極點。功率管的基極輸入電阻[6]為[rπ=β0gm=β0KTqIC]，由此可看出功率管的基極輸入電阻也是隨著負載變化而變化的，即功率管基極的寄生極點也是隨負載變化而變化的：

[Ppara=12πrπCpara=qIC2πCparaβ0KT]

從上面的分析可看出，帶寬內共有三個極點，兩個零點，其中一對極零點相互抵消。等效看成：有兩個變化的極點和一個固定的零點對LDO環路頻率響應產生影響。功率管的尺寸隨著帶載能力的確定而確定，即寄生極點[Ppara]是一個確定的量，所以可通過調節[Co]及其ESR的值來改變主極點[Po]和零點[Zo]的位置。下面給出了輕重載下LDO的環路頻率響應圖，如圖3所示。

<＼＼192.168.0.25＼$d＼8月＼8-2＼補＼補！現代電子技術201313＼Image＼33t3.tif>

圖3 LDO的環路頻率響應圖

從圖中可看出：輕載下的帶寬是63.64 kHz，相位裕度是90.29°；重載下的帶寬是10.72 MHz，相位裕度是84.98°。

1.3 輔助電路設計

一個完整的LDO僅有上述核心功能模塊電路是不夠的，還需要過熱保護，限流保護電路，反向保護電路，以防止在錯誤的工作條件下造成芯片不可逆轉的損壞。同時還需要啟動電路，以避免上電時芯片處于不啟動的自鎖狀態。各個模塊如圖2中所示。

啟動電路，在上電后，Qp6所在之路首先會導通，Qns2會給Qp7提供一個電流通路，從而啟動整個偏置電路，當偏置電路正常工作后，由于偏置電流流經Rth1和Rth2會產生分壓，導致Qns2射極電壓升高，從而關斷Qns2，使整個電路正常工作。Qn7和Qn8是兩個發射極面積為10：1的兩個三極管，其兩路的電流鏡負載可以確保流經Qn7和Qn8的電流是相等的，從而得到不同電流密度下的[ΔVBE]，這是一個帶有正溫度系數的電壓，加在Rb兩端產生一個正溫度系數電流Ib，作為整個電路的偏置電流，可以通過調整Rb的值來改變偏置電流的大小。

Rth1，Rth2和Qnth構成了過熱保護關鍵電路，在電路正常工作時，Qnth是關斷的。從上面知道，流經Rth1和Rth2的電流具有正溫度系數，隨著溫度升高，Rth2上的分壓會升高，而Qnth的導通電壓具有負溫度系數，隨著溫度升高，其導通電壓會降低，所以在一定溫度時，可以使Qnth開啟，從而關斷電路。確保芯片不被燒毀。具體的溫度點可以通過設置Rth2的值來得到。

R7和D2構成了限流保護的關鍵電路，在電路正常工作時，D2是關斷的，當隨著負載電流的增大，功率管Qp0的基極電流會增大，從而造成R7上的分壓升高，傳遞到D1的陰極電位也升高，當負載電流大到一定程度時，D1的陰極電位可升高到致使D2打開，從而可泄放掉Qn5的基極驅動電流，也就減小功率管的基極電流，最終使負載電流下降，保護芯片不被過流損壞。

當該款LDO應用到有備用電池的便攜式設備，并且在某種情況下需要備用電池供電時，輸出反向保護就成為LDO的必備功能。在該電路中Qpr1和Qp2起到了輸出反向保護的作用，當輸出電壓被某種外在電池保持到高于輸入電壓時，輸出反向保護電路可以使芯片的偏置電路和功率管關斷，從而減小輸出反向電流，減小功耗。

2 測試結果

電路芯片采用2 μm 36 V Bipolar工藝模型進行設計并生產。圖4是整體芯片照片，其面積為1.42 mm×1.92 mm。芯片的輸入電壓范圍為3.8～20 V，輸出電壓為3.3 V。空載時的靜態電流為37 μA，最大輸出電流為800 mA。

<＼＼192.168.0.25＼$d＼8月＼8-2＼補＼補！現代電子技術201313＼Image＼33t4.tif>

圖4 所設計芯片的概貌圖

圖5是芯片測試電路原理圖，輸入電容為10 μF，輸出電容為10 μF。測試儀器主要包括Agilent E3631A直流電源，Tektronix TDS2024四通道示波器，IT8510 120 V/20 A/120 W電子負載儀，TN/GDW?100高低溫箱。測試了12支芯片，其測試結果如圖6所示，在-55～125 ℃內，負載為700 mA時，輸出電壓在3.275～3.365 V之間。從測試結果可看出該芯片實現了所需要的功能。

<＼＼192.168.0.25＼$d＼8月＼8-2＼補＼補！現代電子技術201313＼Image＼33t5.tif>

圖5 芯片測試電路圖

<＼＼192.168.0.25＼$d＼8月＼8-2＼補＼補！現代電子技術201313＼Image＼33t6.tif>

圖6 LDO的輸出電壓

3 結 語

本文以設計輸出電流為700 mA的微功耗，小體積線性穩壓器LDO為目標。基準電壓直接作為了LDO的輸出，利用基準電壓電路所固有的跨導放大器和一個單級放大器，功率管構成了整個LDO的核心反饋回路。沒有用到額外的誤差放大器，使得整個系統的補償變得極其簡單，在基準電路內部的密勒補償和去零電阻產生了一個極零點對并相互抵消，外部用一個帶有ESR的鉭電容進行補償就達到了很好的穩定性。與同類文章的電路相比[7?8]，功率密度明顯得到提高，補償也極具優勢，并且所設計的LDO在重載下具有10.72 MHz的單位帶寬，這遠高于其他文章中所設計的LDO的帶寬[9?10]。本文中所提出的LDO采用2 μm 36 V的Bipolar工藝進行了流片驗證，測試結果表明，實現了大電流，微功耗，小體積的設計目標。

參考文獻

[1] 王憶，何樂年.CMOS低壓差線性穩壓器[M].北京：科學出版社，2012.

[2] KWOK K C， MOK P K T. Pole?zero tracking frequency compensation for low dropout regulator [C]// Proceedings of 2002 IEEE International Symposium on Circuits and Systems. Phoenix， Scottsdale， USA： IEEE， 2002： 735?738.

[3] RINCON?MORA G， ALLEN P E. A low voltage， low quiescent current， low drop?out regulator [J]. IEEE Journal of Solid?State Circuits， 1998， 33（1）： 36?44.

[4] LEE H， MORK P K T， LEUNG K N. Design of low power analog drivers based on slew?rate enhancement circuits for CMOS low?dropout regulators [J]. IEEE Transactions on Circuits Systems II： Express Briefs， 2005， 52（9）： 563?567.

[5] 王憶.高性能低壓差線性穩壓器研究與設計[D].杭州：浙江大學，2010.

[6] GRAY P R， HURST P J， LEWIS S H.模擬集成電路分析與設計[M].張曉林，譯.4版.北京：高等教育出版社，2005.

[7] LEUNG K N， MORK P K T. A CMOS voltage reference based on weighted ΔVGS for CMOS low?dropout linear regulators [J]. IEEE Journal of Solid?State Circuits， 2003， 38（1）： 146?150.

[8] OR P Y， LEUNG K N. An output?capacitorless low?dropout regulator with direct voltage?spike detection [J]. IEEE Journal of Solid?State Circuits， 2010， 45（2）： 458?466.

[9] GUO J P， LEUNG K N. A 6 μW chip?area?efficient output?capacitorless LDO in 90 nm CMOS technology [J]. IEEE Journal of Solid?State Circuits， 2010， 45（9）： 1896?1905.

[10] MAN T Y， LEUNG K N. Development of single?transistor?control LDO based on flipped voltage follower for SoC [J]. IEEE Transactions on Circuits and SystemsⅠ： Regular Papers， 2008， 55（5）： 1392?1401.