數(shù)字電路印制板（PCB）電磁兼容性設(shè)計(jì)探討

【摘要】電子設(shè)備中所有的電磁干擾（EMI）都發(fā)生在電路級(jí)，尤其以數(shù)字電路最為突出。本文就如何防止常見的電磁干擾問題，提出數(shù)字電路板設(shè)計(jì)過程中的幾點(diǎn)注意事項(xiàng)和常用方法。

【關(guān)鍵詞】數(shù)字電路印制板電磁兼容性

印制電路板（PCB）是電子設(shè)備最基本的組成部分，是各種電子元器件之間進(jìn)行電氣連接的“橋梁”。隨著電子技術(shù)的迅猛發(fā)展，人們對(duì)PCB所賦予的功能越來越強(qiáng)大，元器件及印制線密度越來越高，隨之帶來的電磁兼容性問題也更加突出。要使電子設(shè)備發(fā)揮最佳性能，除了正確的元器件選擇和最優(yōu)化的電路設(shè)計(jì)外，良好的PCB電磁兼容性設(shè)計(jì)也能起到事半功倍的效果。

現(xiàn)代電子設(shè)備中數(shù)字電路的應(yīng)用已十分普及，其干擾及抗干擾問題不可忽視，本文僅就數(shù)字電路PCB電磁兼容性設(shè)計(jì)中存在的普遍性問題進(jìn)行探討。

一、識(shí)別關(guān)鍵電路

經(jīng)驗(yàn)證明，90%以上的電磁干擾（EMI）問題是由10%左右的關(guān)鍵電路引起的，只要能正確識(shí)別和注重關(guān)鍵電路的設(shè)計(jì)，就可預(yù)防很多EMI問題。

對(duì)于發(fā)射來說，最大的干擾是高速重復(fù)信號(hào)，如時(shí)鐘信號(hào)和總線信號(hào)，這些信號(hào)含有豐富的高次諧波，是現(xiàn)成的高頻“發(fā)射源”，易產(chǎn)生噪聲。因此，對(duì)諸如時(shí)鐘發(fā)生器、晶振和數(shù)字信號(hào)處理器（DSP）等器件，要相互靠近排列，并遠(yuǎn)離邏輯電路，對(duì)DC/DC器件要遠(yuǎn)離易被干擾的信號(hào)線。

對(duì)于敏感度問題，最大的干擾是復(fù)位線、中斷線和控制線，如果這些電路被干擾，整個(gè)系統(tǒng)工作就有可能出現(xiàn)混亂。通過增加去耦或?yàn)V波電路就能防止此問題出現(xiàn)。輸入/輸出（I/O）電路對(duì)發(fā)射和抗擾度來說也很關(guān)鍵，因?yàn)樗鼈兣c外界相連，很可能起到天線作用而向外輻射。

二、選擇器件時(shí)注意EMI問題

在不改變邏輯電路的情況下，選擇低速率的器件有助于降低發(fā)射干擾。例如：當(dāng)5MHz的時(shí)鐘頻率增加到15MHz時(shí)，發(fā)射會(huì)增大3倍。在設(shè)計(jì)改進(jìn)時(shí)，選用的高速器件盡可能與原來的管腳兼容，可以提高效率。

高速CMOS電路由于消耗的是尖峰電流，會(huì)在VCC線上引起嚴(yán)重的諧波發(fā)射，應(yīng)用時(shí)需在COMS電路VCC端與地之間增加去耦電容或加一個(gè)小的鐵氧體珠與VCC串聯(lián)。高速CMOS器件時(shí)，在輸出端串聯(lián)一個(gè)小的阻尼電阻（10～47Ω）能解決因信號(hào)線過長易產(chǎn)生產(chǎn)生的“振鈴”現(xiàn)象。通常時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲，要相互靠近排列。繼電器、大電流開關(guān)及DC/DC開關(guān)電源都會(huì)帶來干擾，要合理分開，使相互之間的耦合較小。

三、電路板選擇

采用具有接地平面（全地平面）的多層印制板，EMI問題會(huì)得到較大改善，若從兩層印制板改為多層設(shè)計(jì)，其性能會(huì)得到數(shù)十倍的提高。

經(jīng)驗(yàn)證明，當(dāng)時(shí)鐘頻率大于5MHz或者脈沖上升時(shí)間小于5ns時(shí)，適合選多層印制板。對(duì)于多層板，電源平面與地平面應(yīng)彼此靠近，將其中一層作為全地平面，可減少接地阻抗，關(guān)鍵印制線最好排在內(nèi)層，一般信號(hào)線可走在外層。

對(duì)數(shù)字電路雙層印制板，優(yōu)先使用地線柵格或點(diǎn)陣布線來填充印制板上空著的區(qū)域，可減少接地阻抗、接地回路和信號(hào)回路，要注意把關(guān)鍵線（如時(shí)鐘、復(fù)位線等）接近地回線來模擬多層板。

四、選擇初步布線

關(guān)鍵信號(hào)線優(yōu)先。電源、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先考慮，并為期盡量提供單獨(dú)的布線層。布局上要按功能進(jìn)行分組，把高速電路與低速電路、高電壓與低電壓、數(shù)字電路與模擬電路分開布局。特別注意振蕩器和晶體保持離外部I/O電路、內(nèi)部電纜和連接器至少25.4㎜的距離。

要用手工布關(guān)鍵線，在自動(dòng)布線完成后，一定要仔細(xì)檢查關(guān)鍵線的走向，并盡可能短。

對(duì)于高頻電路，注意端接印制線問題，通常印制板的線長大于50㎜/ns上升時(shí)間時(shí)就需要進(jìn)行端接，典型的端接是在線路上并聯(lián)R或RC、串聯(lián)R、并聯(lián)二極管等。

五、注意電源去耦

在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一個(gè)狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生很大的尖峰電壓，形成瞬變的噪聲電壓。局部去耦能減少電源線噪聲干擾，處理的原則是：在電源輸入端并接10～100μF鉭電容器與高頻電容器并聯(lián)；對(duì)數(shù)字處理器件，必須在其電源引腳最近處并接高頻去耦電容器。多個(gè)數(shù)字處理器件，必須對(duì)每個(gè)電源端分別進(jìn)行去耦。要特別注意高速COMS器件，一般情況下，電容值取值在0.01～0.1μF范圍內(nèi)效果最好，并且要保持最短的引線。

保持電容器引線足夠短，在高頻時(shí)，電容器引線具有自感，會(huì)形成串聯(lián)諧振電路，產(chǎn)生高頻寄生振蕩，應(yīng)盡量使用表面貼裝器件（SMT）。

六、注意連接器

印制板連接器應(yīng)盡可能遠(yuǎn)離如時(shí)鐘、功率變壓器等輻射源，也要遠(yuǎn)離復(fù)位或中斷等控制電路。

在連接器上要合理分布信號(hào)返回線，使信號(hào)路徑和返回線為最小化地環(huán)，避免潛在的天線環(huán)，因此，應(yīng)把關(guān)鍵線安排在緊靠回路線上，以減少信號(hào)回路面積。必要時(shí)，在連接器上多安排一些地線作為線間隔離。在控制線的入口處增加RC濾波器，消除傳輸中出現(xiàn)的干擾。

七、注意時(shí)鐘

時(shí)鐘信號(hào)線最容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近。晶振、諧振器和振蕩器模塊布局時(shí)盡可能地靠近處理器，通常在其下面布有交叉陰影線的接地平面或外殼通過短導(dǎo)線與電路地平面相連。

最好使用晶體振蕩器，其諧波能量較小，在確定了振蕩器之后，不要隨意更換供應(yīng)商。

在時(shí)鐘輸出線上，可串聯(lián)10～47Ω的阻尼電阻或應(yīng)用鐵氧體珠有助于減少振鈴，控制反射。在所有的鐘控器件上，應(yīng)對(duì)VCC進(jìn)行去耦，切勿與具有I//O功能的器件共用同一集成電路，否則，控制線或信號(hào)線會(huì)被時(shí)鐘噪聲調(diào)制。使時(shí)鐘線遠(yuǎn)離I/O電路，防止不需要的串?dāng)_。

八、注意復(fù)位

大多數(shù)中斷和復(fù)位信號(hào)工作頻率達(dá)不到最大電路速度，在其輸入端增加高頻濾波可有效消除不需要的復(fù)位和中斷。在印制板布線時(shí)，也應(yīng)使這些關(guān)鍵線遠(yuǎn)離別的快速轉(zhuǎn)換電路和I/O電路，并遠(yuǎn)離印制板的邊緣。

九、注意I/O電路

I/O耦合噪聲是EMI問題的一個(gè)主要來源。高頻噪聲可通過信號(hào)通路直接耦合，也可通過電源線或接地線“調(diào)制”間接耦合，還可通過寄生電容和串?dāng)_耦合。要對(duì)I/O電路的電源和地進(jìn)行高頻去耦，并對(duì)信號(hào)線進(jìn)行高頻濾波。I/O驅(qū)動(dòng)電路也應(yīng)盡量靠近印制板的接插件排列。

十、盡早和經(jīng)常性測試

應(yīng)制定貫穿整個(gè)設(shè)計(jì)階段的EMI工程測試計(jì)劃，盡早收集相關(guān)信息，不要等到樣機(jī)完成后才進(jìn)行EMI測試。否則，不僅進(jìn)度受到影響，費(fèi)用也會(huì)成倍增長。在進(jìn)行發(fā)射測試或抗擾度測試時(shí)，可通過開發(fā)必要的測試軟件，使系統(tǒng)部分工作或全部工作。在條件允許的情況下，進(jìn)行仿真測試也是行之有效的辦法之一。總之，對(duì)EMI問題要早考慮、早測試、早解決，做到有備無患。

十一、結(jié)束語

印制電路板的電磁兼容性設(shè)計(jì)是一個(gè)技巧性很強(qiáng)的工作，需要長期、大量的經(jīng)驗(yàn)和技術(shù)積累，是無法照搬和抄襲的。只要在設(shè)計(jì)中嚴(yán)格遵循基本的設(shè)計(jì)準(zhǔn)則，不斷總結(jié)和汲取以往研制過程中的經(jīng)驗(yàn)和教訓(xùn)，電磁兼容性設(shè)計(jì)問題就不難解決了。

參考文獻(xiàn)

[1]路宏敏.工程電磁兼容.西安：西安電子科技大學(xué)出版社，2003

[2]鄭軍奇. EMC電磁兼容設(shè)計(jì)與測試案例分析.北京：電子工業(yè)出版社，2010