基于IP核實現PTN設備的多鏈測試

【摘要】從PTN設備的設計挑戰出發，介紹了IP核和基于IP核（BSCAN2）的多邊界掃描鏈路實現方式，并對其應用提出了改進。

【關鍵詞】邊界掃描鏈路IP核BSCAN2

近年來數據業務特別是IP業務呈現出超摩爾定律的爆炸性增長，一切皆IP已經成為不可阻擋的趨勢。也就是說業務的IP化趨勢不可阻擋，而PTN以其低成本、高可靠和易維護的優勢迅速替代MSTP成為主流的光傳輸產品。而大量細間距高密芯片的使用，使PTN設備電路的集成度越來越高，可供測試的物理節點越來越少，常規測試方法已無法檢測和定位故障。對于電信級要求的PTN產品來說這是個大問題。本文提供的一種基于IP核的多邊界掃描鏈路測試方式可以較好的解決該問題。

一、邊界掃描技術

邊界掃描技術[1]是聯合測試行動組（Joint Test Action Group）提出的一種電路測試方法，也被稱為JTAG。其核心思想是在芯片管腳和芯片內部的用戶邏輯之間增加由移位寄存器構成的邊界掃描單元，以實現測試向量的加載以及測試響應的捕獲。基于邊界掃描測試技術的故障診斷突破了管腳接觸式檢測理論，可以解決其他技術無法完成的超大規模集成電路的測試問題，極大地確保了電路設計，和生產的可靠性，非常適合PTN產品的高可靠性要求。

邊界掃描測試要求設計人員將多個器件通過JTAG接口串聯在一起，形成一個或多個邊界掃描鏈，能實現對鏈內各器件分別測試。

二、IP核概述

IP（Intellectual Property）核是指具有獨立知識產權的電路核，用于實現特定的電路功能和結構。其實質是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關，可以移植到不同的半導體工藝中去生產集成電路芯片。

目前各PLD廠商（Altera，Lattice等）均提供商用的IP核設計，這些IP核多針對PLD廠商各自的芯片進行優化設計，降低了系統跨廠商的可移植性；且該類IP核用戶一般無法得到源代碼。

與PLD廠商相對應的，國際上一些非盈利組織（如OpenCores等）和個人致力于自由IP核的發展，為電路設計人員提供免費開源的IP核。OpenCores是全世界最大的用于開發開源硬件IP核心的網站和社區。

三、PTN設備邊界掃描面臨的設計難點

在PTN設備的電路設計中，通常包含大量不同廠商，不同功能的邊界掃描器件，以我司PTN產品為例，其使用了摩托羅拉，BCM，Lattice，美光等多家公司的MCU/FPGA/CPLD/FLASH，因此設計人員在實施邊界掃描設計，把邊界掃描器件串入掃描鏈時，通常面臨著以下挑戰：（1）掃描鏈路內器件串行的特點，使測試長掃描鏈路變得困難，因為在一個長掃描鏈路上任何一個器件的故障都會導致整個鏈路不能進行測試，很難隔離故障。此外，鏈路整體時鐘頻率受限于鏈路內TCK頻率最低的器件，影響整個鏈路的測試速度。而將TCK低的器件從鏈里單獨分離出來將顯著改善測試速度。（2）由于器件工作電壓不兼容，在一個長掃描鏈內就需要使用電平轉換器，同樣在長鏈內還需要用信號緩沖器對JTAG的控制信號進行緩沖，以保證信號完整性。（3）為了對非邊界掃描的器件進行擴展測試，常需要對掃描鏈路進行規劃和切割。另外一些芯片的ISP/ISE對TAP有特殊要求的也需要放在單獨的鏈里。

針對上述的挑戰，把長的邊界掃描鏈分割成多個短鏈成了最好的解決方案，而在可編程邏輯器件上實例化IP核來實現掃描鏈的擴展是最經濟的解決方案。

四、實例化IP核來實現掃描鏈的擴展

4.1技術優越性

由于可編程邏輯器件的使用，其自身具有的轉換電壓特性和可調驅動強度的能力，去除了原本長鏈中必須使用的電壓轉換器和緩沖器以及上拉/下拉電阻，器件的減少也降低了對電路板版面開銷的要求，使得布線有更大的余地。同時也降低了產品的成本。另外，由IP核實現的多邊界掃描端口鏈接器可以級聯，可擴展足夠多的子鏈路。這樣使得故障檢測和故障隔離更加容易；而TCK慢的器件可以放至單獨的子鏈路，使用不同的測試時鐘，從而提高了整體測試效率。同時由IP核實現的多邊界掃描端口鏈接器，硬件成本只要RMB10元，假如該方案是利用現有電路設計中已有PLD冗余的I/O資源來實現，那就基本不增加成本。因此是很經濟的方案。

4.2BSCN2實現的邊界掃描控制器應用實例

BSCAN2是萊迪思公司提供的IP軟核[2]，適用于萊迪思公司的可編程邏輯器件，其功能是提供多個邊界掃描端口的鏈接器。BSCAN2參考設計可免費從萊迪思的網站上下載，根據應用的需要，用戶可以對HDL源碼進行修改。BSCAN2允許連接多達8個子鏈路到一個邊界掃描測試接口，且多個BSCAN2可以級聯在一起以進一步增加可用的子鏈路數。

圖1所示的是使用萊迪思的MachXO器件來實現一個4端口的鏈接器[3]。在定義各子鏈路后，通過配置BSCAN2各寄存器就可以確定某一時刻任意子鏈路的啟用，并且通過JTAG控制器軟件的編程，可動態添加和刪除子鏈路，減少了人工干預。BSCAN2還可以對任一子鏈路啟用不同的測試時鐘，來加速電路板調試和生產測試。

4.3BSCN2的改進

盡管BSCN2在實現掃描鏈的擴展上有諸多優勢，但還是有其局限性，尤其是在利用現有電路設計中已有PLD冗余的I/O資源來實現時。

首先，BSCN2不支持穿透模式（Pass Through），也就是當需要對子鏈內的FPGA/MCU有在線編程或調試的要求時，信號無法旁路BSCN2直接到達待測器件。針對這一不足，需要修改BSCAN2的源碼來設計穿透模式，來實現旁路BSCN2的目的。穿透模式的實現可以減少測試接頭的使用，邊界掃描，在線編程和在線仿真可以通過外部撥碼開關或跳線來確定是否啟用穿透模式，從而共用一個測試端口，可以減少電路板的版面開銷。

其次，在利用現有電路設計中已有萊迪思PLD冗余的I/O資源來實現BSCN2時，即用戶邏輯和BSCN2并存于同一PLD時，用戶邏輯的IO腳將無法被測試覆蓋。為了解決這個問題，這里使用了一個開源的IP（JTAG TAP IP）來包裹用戶邏輯從而實現這些I/O腳的可控可測。圖2為示例。JTAG TAP可以從Open-Cores官網上免費下載[4]。

最后，當現有電路設計中沒有萊迪思的PLD或者即使有也沒有冗余的I/O資源時，又不想再增加物料成本在板內多放一個萊迪思的PLD來專門實現多邊界掃描鏈的管理，此時給JTAG控制器設計一塊TAP擴展卡是一個很好的選擇。圖3是在萊迪思LCMXO640E上例化 BSCAN2和Open-Cores JTAG 2個IP實現8個子鏈的TAP擴展卡設計，其有效性經過了我司PTN批量生產的實踐檢驗。

解決上述3個使用時的局限性后，BSCN2在實現多邊界掃描鏈測試上的使用趨于完善。

五、結語

當前PTN設備的電路設計中廣泛使用具備JTAG能力的器件，邊界掃描測試也因此成為最重要的測試手段，而長掃描鏈帶來的設計問題嚴重影響了測試成本和測試覆蓋率。本文提出的基于BSCAN2軟核的多邊界掃描端口解決方案具備了應用靈活，快速部署的特點，可在同一塊PLD芯片中整合用戶邏輯和BSCAN2等IP，去除了上下拉電阻和電壓轉換器及緩沖器，降低了電路板的成本，減少了測試時間，并通過設計穿透模式和對用戶邏輯的JTAG包裹彌補了BSCAN2的局限性，具有很高的實用性。

參考文獻

[1] IEEE Std 1149.1-1990，IEEE Standard Test Access Port and Boundary-Scan Architecture[S]

[2] RD1002， Multiple Boundary Scan Port Linker （BSCAN2） Reference Design，Lattice web，2009

[3] AN8081， Using Multiple Boundary Scan Port Linker， Lattice web，2009

[4] http：//opencores.org/project，jtag