關于數字電路抗干擾設計的分析研究

【摘要】任何硬件電路的設計都要考慮到電磁干擾的影響，在數字電路中，干擾主要來源于微處理器、靜電的釋放、發送器及瞬態的電源元件、交流電源和閃電等，對電路自身的穩定性有著非常大的負面影響。本文主要對數字電路抗干擾設計中的常用措施提出了探討性分析，并根據作者自身的學習與實踐，提出了部分數字電路抗干擾設計經驗。

【關鍵詞】數字電路抗干擾常用措施

一、數字電路抗干擾設計常用措施分析

（1）抑制干擾源。抑制干擾源就是盡可能減小干擾源的du/dt，di/dt，這是抗干擾設計中最優先考慮和最重要的原則，主要通過在干擾源兩端并聯電容來實現。減小干擾源的di/dt，則是在干擾源回路串聯電感或電阻以及增加續流二極管來實現。抑制干擾源的常用措施為；第一，繼電器線圈增加續流二極管，消除斷開線圈時產生的反電動勢干擾。只加續流二極管會使繼電器的斷開時間滯后，增加穩壓二極管后繼電器在單位時間內可動作更多的次數；第二，在繼電器接點兩端并接火花抑制電路，減小電火花影響；第三，給電機加濾波電路，注意電容、電感引線要盡量短；第四，電路板上每個IC要并接一個0.01uF～0.1uF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯電阻，會影響濾波效果；第五，布線時避免90度折線，減少高頻噪聲發射；第六，可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲。

（2）切斷干擾傳播路徑。干擾的傳播路徑基本分為傳導干擾和輻射干擾兩類。傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。切斷干擾傳播路徑的常用措施為：第一，充分考慮電源對單片機的影響。許多單片機對電源噪聲很敏感，要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路。當要求不高時，也可用100歐姆電阻代替磁珠；第二，若單片機的I/O口用來控制電機等噪聲器件，則在I/O口與噪聲源之間應加隔離；第三，注意晶振的布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定；第四，電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源（如電機，繼電器）與敏感元件（如單片機）遠離；第五，用地線把數字區與模擬區隔離，數字地與模擬地要分離。A/D、D/A芯片布線也以此為原則，一般廠家分配A/D、D/A芯片引腳排列時已考慮此要求；第六，單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣；第七，在單片機I/O口、電源線及電路板連接線等關鍵處應使用抗干擾元件，如磁珠、磁環、電源濾波器及屏蔽罩，能顯著提高電路的抗干擾性能。

（3）提高敏感器件的抗干擾性能。其常用措施為：第一，布線時，盡量減少回路環的面積，以降低感應噪聲；第二，布線時，電源線和地線要盡量粗。除了減小壓降外，更重要的是降低耦合噪聲；第三，對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統邏輯的情況下接地或接電源；第四，對單片機使用電源監控及看門狗電路，如IMP809，IMP706等，可大幅度提高整個電路的抗干擾性能；第五，在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路；第六，器件盡量直接焊在電路板上，少用IC插座。

二、數字電路抗干擾設計經驗

（1）軟件方面。第一，將不用的代碼空間全清成“0”，等效于NOP，或在跳轉指令前加幾個NOP，目的是可在程序跑飛時歸位；第二，在無硬件“看門狗”時，可采用軟件模擬“看門狗”，以監測程序的運行；第三，涉及處理外部器件參數調整或設置時，為防止外部器件因受干擾而出錯，可定時將參數重新發送一遍，使外部器件盡快恢復正確；第四，通訊中的抗干擾可加數據校驗位，采用3取2或5取3策略；第五在有通訊線時，將Data線、CLK線、INH線常態置以高位，其抗干擾效果要比置低位好。

（2）軟件方面。第一，地線、電源線的布線要盡可能的寬，且成網格狀；第二，線路要去偶；第三，數字地、模擬地要分開；第四，每個數字元件在地與電源之間都要加104電容；第五，為防I/O口的串擾，可將I/O口隔離，可用二極管隔離、門電路隔離、光偶隔離及電磁隔離等方法。

參考文獻

[1]張浩.淺談數字電路、單片機的抗干擾措施[J].黑龍江科技信息，2011，（14）：91-92.

[2]石波涌，鄧湘平，陳樂.數字電路設計中的抗干擾技術[J].科技創新導報，2008，（09）：69-70.