交流伺服驅動單元抗干擾設計與實現

李長兵，曹章平

（廣州數控信息科技有限公司，廣東廣州 510663）

當前，交流伺服驅動單元已廣泛用于數控機床、機器人、注塑機等各個領域，伺服技術的發展對控制精度的要求越來越高，但在實際應用場合，交流伺服驅動單元所處的環境卻非常惡劣，總會出現一些干擾因素，影響到伺服系統的正常工作，如對控制電源的干擾、伺服誤報警等，造成加工尺寸不對、機床撞刀等，甚至威脅到人和機器的安全。

基于DSP 的交流伺服驅動單元要求數字化、智能化、小型化，通常需要將整個控制電路集成在一塊電路板上，電路板密度較高，如果設計不當，電路板會產生很大的噪聲，影響到伺服控制精度，嚴重的甚至不能實現控制目的。因此設計好電路板的電磁兼容性，減小電路中的噪聲，提高伺服抗干擾能力就成了電路設計時必須考慮的問題。本文從軟件設計、地線的處理以及驅動電路設計等幾個方面討論了伺服控制電路中一些電磁兼容性設計的方法，并結合多年來的實際工作經驗闡述了常用的抗干擾措施，并通過實驗驗證了本文中改進措施的有效性。

1 系統總體設計

交流伺服驅動單元主要由按鍵顯示、控制電路和功率電路三部分組成。按鍵顯示部分主要功能是提供人機界面，用戶可通過按鍵設置、修改驅動單元的參數和實時查看驅動單元的運行狀態。控制部分是驅動單元的控制核心，它由DSP、FPGA 及其外圍電路組成。DSP 器件選用TI公司16 位數字信號處理器TMS320LF2407，主要完成鍵盤掃描、顯示、通信、電流環/速度環/位置環控制、SVPWM矢量調制以及轉子磁場矢量控制算法等處理。FPGA 處理絕對式編碼器反饋信號（協議為BISS或Endat2.2）和報警邏輯關系。功率部分主要由交-直-交功率主電路、集成驅動電路、SVPWM脈寬調制集成電路組成，其體系結構如圖1所示。

圖1 交流伺服驅動單元原理框圖

2 原因分析

交流伺服裝置作為執行機構，避免不了與油泵、空氣壓縮機，以及一些大型的設備儀器打交道，它們無時無刻不受到電磁的干擾，經常會碰到DSP 復位現象或者絕對式編碼器數據錯誤報警。引起這種現象的原因，一般有三種情況：軟件設計不完善、硬件抗干擾能力弱、地線和屏蔽不合理，具體表現如下。

2.1 軟件設計不完善

盡管采取了硬件抗干擾措施，外界的干擾信號總是或多或少地進入數字控制系統，外部的干擾或機器內部硬件瞬間故障會使程序計數器偏離原定的值，造成程序失控、跳轉錯位。

2.2 硬件抗干擾能力弱

在工業控制系統中，環境比較惡劣，一些大型放電加工、高頻加熱設備對電網噪音污染，電氣柜中大電流交直流接觸器或者繼電器線圈頻繁吸合產生的浪涌沖擊，也同樣會產生噪音污染，通過電源電纜、信號電纜或者錯誤的接地電纜等，或多或少對伺服驅動器產生較大的干擾。另一方面，伺服系統中由于功率電路主開關器件的快速導通和關斷，導致功率電路電流變化率di/dt、電壓變化率du/dt 較大。它們在布線電感上產生很大的尖峰電壓，疊加在開關器件兩端，嚴重威脅開關器件的安全；另外，由于分布電感和分布電容的耦合作用，它們又會耦合到系統控制電路邏輯器件的輸入端，造成控制電路誤動作，使系統工作異常，甚至不能工作。

2.3 地線和屏蔽不合理

地線造成電磁干擾的主要原因是地線存在阻抗，當電流流過地線時，會在地線上產生電壓，在這個電壓的驅動下，會產生地線環路電流，形成地環路干擾。當兩個電路共用一段地線時，會形成公共阻抗耦合。

任何導線都有電感，當頻率較高時，導線的阻抗遠大于直流電阻。在實際電路中，造成電磁干擾的信號往往是脈沖信號，脈沖信號包含豐富的高頻成分，因此會在地線上產生較大的電壓。對于數字電路而言，電路的工作頻率是很高的，因此地線阻抗對數字電路的影響是十分可觀的[1]。

3 提升抗干擾能力的改進措施

實際應用中，電磁干擾是無處不在的，也是不可避免的。因此在設計開發的初始階段就要規劃好，從軟件模塊設計、硬件開發，以及PCB 布局布線等方面考慮周全，可以采取以下具體措施來提高系統的抗干擾能力。

3.1 軟件抗干擾措施

軟件抗干擾主要包括兩方面，一是消除模擬輸入信號的噪聲干擾；另一方面，在數字控制系統受到干擾、程序跑飛時，使程序復位能夠重新正常工作。針對上面兩種情況，采取了以下抗干擾措施[2]。

（1）采用數字濾波的方法，抑制疊加在模擬輸入信號上的噪聲影響，防止突發性干擾。數字濾波的方法有程序判斷濾波、中值濾波、算術平均濾波、加權平均濾波、滑動平均濾波、RC 低通濾波、復合數字濾波等。

（2）設立軟件陷阱。外部的干擾或機器內部硬件瞬間故障會使程序計數器偏離原定的值，造成程序失控。為了避免這種情況的發生，在軟件設計時，可以采用設計陷阱的方法加以克制。具體的做法是，在ROM 或RAM 中，每隔一些指令（通常為十幾條指令即可），把連續的幾個單元置成“NOP”，這樣，當出現程序失控時，只要失控的單片機進入這眾多軟件陷阱中的一個，都會被捕獲，連續進行幾個空操作。執行這些空操作后，程序自動恢復正常，繼續執行后面的程序。這種方法會浪費一些內存單元，但可以保證程序不會飛掉。

（3）通過軟件“看門狗”技術，若失控的程序進入“死循環”，采用“看門狗”技術使程序脫離“死循環”。通過不斷檢測程序循環運行時間，若發現程序循環時間超過最大循環運行時間，則認為系統陷入“死循環”，需進行出錯處理，通過中斷服務程序，使程序回到初始化。

（4）慎用堆棧，程序運行中經常與堆棧打交道，但堆棧操作因干擾而出錯的幾率較大，堆棧操作次數越多，出錯幾率也越大。因此，在試用堆棧操作指令時，一次不能使用太多，減少子程序的個數，特別注意不要使子程序嵌套層次太多，堆棧區的設置應遠離程序區、數據區，最好單獨設置，以避免影響程序的其他部分。

3.2 硬件的改進措施

（1）針對DSP芯片保護電路的改進

如圖2修正電路所示，對DSP復位信號----RS 增加RC濾波是經常采用的電路，但還不夠安全，要采用靜電放電保護二極管等器件。TVS（Transient Voltage Suppresser）瞬態電壓抑制器被放置于鄰近ESD 事件可能進入系統的位置，旨在限制電磁干擾敏感節點處的電壓，TVS 在正常工作電壓范圍內擁有高阻抗，在遭受應力期間可快速響應，從高阻抗轉換到低阻抗，將電流直接從敏感節點引開，并箝位工作電路的電壓，從而達到抑制瞬態脈沖干擾的目的。ESD保護器件可選用ON公司的ESD5Z3.3T1G 或TI 公司的TPD2E009 等，選用TVS 管時盡量采用電容值小的，電容值越大對TVS管影響越大[3]。

圖2 DSP芯片外圍保護電路

（2）針對絕對式編碼器數據錯誤報警的改進

伺服驅動單元外接電機的絕對式編碼器線根據現場的情況而定，一般采用3 m左右的8芯帶屏蔽的雙絞線，特殊場合需要長達30 m，甚至50 m的線纜。這就給絕對式編碼器信號接收帶來了很大的困難。因目前絕對式編碼器信號傳輸都是采用串行的異步通訊模式，線纜越長，驅動單元給電機編碼器提供的電源電壓會下降，數據傳輸會產生延時，驅動單元接收數據就會產生錯誤。采取的措施對于軟件而言，一般采用延時補償；對于硬件，如圖3所示，在芯片U2左側輸入信號端加入ESD 保護器件，增強輸入線路的抗干擾能力；去掉芯片U2右側管腳1的上拉電阻，更改線路上分壓電阻比例，提高輸入下路的電壓，能夠起到很好的抗干擾作用。

3.3 地線干擾對策

一般情況下，要解決地線干擾問題，就要解決地環路干擾以及消除公共阻抗耦合。在改進措施前，是將通信接口的公共地作為浮地處理，這樣就切斷了地環路，達到消除地環路電流的目的。但從安全的角度考慮，由于客戶需要經常和伺服驅動單元打交道，這又不允許電路浮地；另一個問題是，盡管設備浮地，但設備與地之間還是有寄生電容，這個電容在頻率較高時會提供較低的阻抗，因此并不能有效地減小高頻地環路電流。這時可以考慮將設備通過一個電感接地。這樣對于50 Hz 的交流電流設備接地阻抗很小，而對于頻率較高的干擾信號，設備接地阻抗較大，減小了地環路電流，但這樣做只能減小高頻干擾的地環路干擾[4]。

圖3 絕對式編碼器接口硬件電路

消除公共阻抗耦合的途徑有兩個，一個是減小公共地線部分的阻抗，這樣公共地線上的電壓也隨之減小，從而控制公共阻抗耦合。另一個方法是通過適當的接地方式避免容易相互干擾的電路共用地線，一般要避免強電電路和弱電電路共用地線，數字電路和模擬電路共用地線，對特別重要的信號線或局部單元實施地線包圍的措施等。對于印刷線路板，合理的布局布線是提高DSP 控制系統電磁兼容性的最主要措施。實踐證明，印制電路板的設計對抗干擾和保證系統的工作穩定有重要影響。工程實踐中，采取以下具體改進措施。

（1）改變浮地處理方式，將系統公共地和通信地通過一個電阻連接在一起，然后將系統地和PE通過一個高壓電容相連接，PE再接入機床等電位接地銅排上。

（2）改變地線覆設，PCB 布板時盡可能大面積鋪銅，并且用大量過孔貫穿、連接四層PE，盡可能降低接地阻抗，干擾進入電路板就可以越快速地通過低阻抗的接地回路傳導到大地。

4 結論

交流伺服驅動單元受到外界強干擾時，可能會產生嚴重的后果。本文粗略地分析了伺服抗干擾能力弱的幾個方面原因，并針對這些問題，從軟件設計、硬件設計和地線覆設等方面給出了有效的改進措施。通過對改進前后伺服的EMC 抗擾度測試，在靜電放電抗擾度試驗、電快速瞬變脈沖群抗擾度試驗、雷擊浪涌抗擾度試驗等方面有顯著的提升，在產品的廣泛應用中，伺服系統的穩定性和可靠性經受了考驗，證明改進措施是行之有效的。

［1］沙斐.機電一體化系統的電磁兼容技術［M］.北京：中國電力出版社，1999.

［2］王玉琳.經濟型數控系統的軟件抗干擾技術［J］.制造業自動化，2005（4）：27-28.

［3］TMS320F28xx和TMS320F28xxx DSCs的硬件設計指南［R］.Texas Instrument.2008.

［4］成哲龍，鐘玉林，孫旭東，等.用于傳導電磁干擾分析的接地回路模型與參數［J］.中國電機工程學報，2005（7）：156-160.