誘發電位儀系統設計實現方案

杜玉曉，唐鎮堯，周 偉，楊其宇

（廣東工業大學自動化學院，廣東廣州 510006）

0 引言

誘發電位是對人體的特定部位施加一個刺激（聲、光或體感刺激）所引起的人腦的微弱電位變化，又稱誘發反應、事件相關電位[1]。誘發電位儀對于神經系統功能性異常的疾病有獨特的檢測診斷能力，是客觀評價神經功能的重要手段，是現代臨床醫學診斷、科研、教學、法醫學及預防醫學等領域中不可缺少的儀器[2-5]。誘發電位信號極其微弱，通常只有0.3～20 μV，由于容易被較強的環境干擾、電路板自身內部噪聲淹沒，同時人體的肌電信號、腦電信號、眼電信號等多種電生理信號的干擾更增加了誘發電位信號采集的難度。

目前，尤其在歐美、日本等發達國家，誘發電位研儀發技術較為成熟。文獻[6]提出來了一種便攜式、高集成度、超低功耗的聽覺誘發電位設計。文獻[7]采用LED 刺激器、ADC 模塊、基于FPGA的信號處理器、采集模塊、傳輸模塊和多媒體控制系統的穩態視覺誘發電位儀方案設計。大量閱讀國外文獻集發現，國外誘發電位儀主要性價比性能較高，如輸入阻抗在G 歐姆數量級，等效輸入噪聲在0.1～2 μV 之間，共模抑制比在110～120 dB之間等。但國外產品價格昂貴，維修不便，操作較為復雜，而且核心技術壟斷[8-10]。在國內，在硬件電路上從事誘發電位研發的為數不多。文獻[11]論述了一種以FPGA為核心的微刺激器設計方案，這種微刺激器利用DDS 技術，能夠輸出多種參數可調刺激電流，但是這種設計功能單一并且安全保護性不夠理想。文獻[12]采用USB 控制器CY7C68013 控制放大器、A/D 采樣、刺激器、與PC機通訊等整個系統，采用兩級放大器電路，最大放大倍數60 000，A/D 采用16 位的AD976，采樣率最高為100 kHz，采用光耦IL716和IL715 進行信號隔離，該方案沒考慮信號采集的實時性和同步性。文獻[13]提出將信號采集控制、處理、傳輸、刺激信號產生等功能集成在一塊FPGA 芯片上的設計方案，但微伏級誘發電位信號信號檢測不夠理想，而且實現難度較大。

針對上述問題，本文采用微伏級信號檢測技術，多導聯高速數據同步采集技術和恒流電刺激技術，結合以雙核控制器、刺激器、采集器為核心的硬件平臺，設計誘發電位儀系統的方案。

1 系統總體設計框架

1.1 誘發電位儀設計指標

誘發電位儀主要功能有：體感誘發電位（SEP）檢測，即電刺激，聽覺誘發電位（AEP）檢測，視覺誘發電位（VEP）檢測。刺激參數如刺激頻率、刺激強度、刺激持續時間、刺激脈沖寬度可控可調。放大器的共模抑制比大于等于105 dB，輸入阻抗大于100 MΩ，頻率下限范圍0.01～10 Hz，頻率上限有10 kHz、30 kHz 兩項可選。電流刺激器要求0～100 mA的輸出電流，可以0.1 mA步進調節，刺激持續時間0.01～1 ms，刺激頻率0.1～100 Hz。聲音刺激器刺激聲強范圍0～135 dB，脈沖持續時間0.1～1.0 ms，視覺刺激強度范圍20～1 000 ms，調節步進10 ms。

1.2 誘發電位儀系統框架

系統總體設計框架圖如圖1 所示。誘發電位儀系統的總體框架主要包括五大部分：刺激器、數據采集電路、主控制器和PC機的數據處理四大部分。前兩個部分的功能是產生刺激源以刺激人體，從人體檢測提取誘發電位信號并對誘發電位信號進行三級放大、高低通濾波和實現對電路的控制調節等；能對噪聲和干擾進行有效的抑制和消除，檢測提取誘發電位信號，這是成功采集微伏級誘發電位信號的關鍵。后兩個部分是以誘發電位信號處理為核心的數字電路，負責誘發電位信號的數模轉換、接口通信、數據傳輸處理和顯示等，以及計算機外圍設備的傳輸控制。其中數據采集和數據的傳輸部分采用TI 公司的TMS320VC5509 處理器來完成，該部分是數據采集傳輸與刺激信號實時同步的成敗關鍵；主控制器負責整個系統的控制調節；而本系統的PC機的數據處理是通過ARM 控制的USB 接口上傳數據，由上層軟件完成，在上位機中對下層模塊進行控制和接收數據。

圖1 系統總體設計框架圖

2 系統硬件電路設計

2.1 核心模塊電路

（1）雙核主控制器

主控制器采用雙CPU 結構：DSP 數據采集系統和ARM數據管理系統，2個系統通過雙口RAM實現通信，能夠實現高速數據的實時通信。在主控制器電路中，DSP 作為從處理器，負責數據實時同步采集和控制信號的傳輸，以實現對A/D，SPI接口，串并轉換器NJU3718等電路的控制，從而實現對放大、濾波、刺激的控制。ARM 采用LPC1850 作為主處理器，負責系統的整機控制、通信管理與人機接口功能，以及實現對外圍電路如刺激器，USB，通信接口等模塊的控制，并向下層傳輸控制信號和控制參數，數據傳輸通過ARM 的USB 控制器將誘發電位數據傳輸至PC 上位機，由上位機應用程序實現誘發電位信號的后期處理、顯示、存儲等功能。LPC1850 兩個高速USB2.0 接口保證了ARM 與上位機數據通信的可靠、高速。

（2）基于雙口RAM的雙核主控制器的實時通信

在本設計中，應用DSP 采集數據，把采集到的數據傳輸到ARM，ARM 與上位機通信，同時ARM 也會傳輸上位機控制信息給DSP 進行通信，因此解決DSP和ARM之間通信方式成為關鍵。串行通信方式通信速率不高，而且通信量不大；并行數據傳輸速度快，適用于短距離通信，但是并行傳送方式對時序的要求很高，若時序與時鐘不合拍，就會導致傳輸錯誤，時鐘頻率高容易引起信號線間的相互干擾，因此，并行方式難以實現高速化；直接存儲器存取是DMA控制器從CPU完全接管對總線的控制，數據交換不經過CPU，而直接在內存與設備之間進行；DMA方式一般用于高速地傳送成組的數據，但是兩個處理器不能同時訪問存儲器；共享存儲器的方式通常采用雙口RAM來實現，它提供兩套完全獨立的端口，獨立的地址、數據和控制線，兩個處理器可以同時訪問雙口RAM。

針對本系統交換的數據量比較大且實時性要求比較高的特點，本系統采用基于雙口RAM作為ARM 與DSP 的共享存儲器來實現數據交換。IDT7026 高速靜態雙口RAM，最快存取速度可達到15 ns，而且數據傳輸量大，可以實現高速實時的數據交換。雙口RAM通信原理圖如圖2所示。

圖2 DSP與ARM的雙口RAM通信接口電路

利用中斷處理，雙口RAM的實時通信等，采用ARM和DSP相結合的核心控制器硬件架構設計大大改善系統的實時處理數據性能和控制能力，提高了數據采集傳輸的實時性與穩定性，具有同步可控，易于實現，集成度高的特點。

2.2 刺激器電路

刺激部分分為聽覺刺激器、視覺刺激器和體感電刺激器，分別受主控制器和上位機控制，并產生相應的外界源刺激信號，對人體進行刺激。刺激器的各項參數，如刺激模式、刺激強度、持續時間、頻率等可調可控范圍大。

（1）電流刺激器設計

本文重點介紹電流刺激器，電刺激器原理框圖如圖3 所示。設計的電流刺激器是一個可獨立的模塊，它亦受操作面板和上位機的控制，其接口電路如圖4 所示，上位機修改配置或操作面板調控，通過主控制器與刺激器接口傳輸給刺激器以實現對其控制。

圖3 電流刺激器電路原理框圖

圖4 電流刺激器與主控制器接口電路

本系統設計電流刺激強度可以0.1 mA 步進進行調節大小，最大輸出電流100 mA，刺激持續時間0.01～1ms，刺激頻率默認值1 Hz，可調范圍0.1～100 Hz。為了保證刺激信號的恒定、可調，恒流電刺激器采用12位低功耗的DAC7541控制的電刺激電路，其量化誤差僅為±1/2LSB。

電流刺激器設計安全最為重要，因此本系統采用光電隔離設計，實現人體的電氣隔離，不但保障了人體的絕對安全，而且消除了地線中的干擾電流，另外還設計了刺激脈沖頻率脈寬限制電路和過流保護電路，以充分保障刺激器的安全可靠。

（2）聽視覺電路設計

聽視覺刺激設計的基本設計思路類似電刺激器，聽覺刺激器的主要工作原理即是數字頻率合成的原理，即利用微電子化的數字頻率合成實現的，主處理器控制聽覺刺激的各項參數。

視覺刺激器也采用獨立模塊設計，不同之處在于視覺刺激器刺激方式多樣，如字符，圖像，棋盤格，LED 閃光燈等，視覺刺激器的控制方式和電刺激器基本一樣。視覺刺激器如圖5。

圖5 視覺刺激器

2.3 放大采集電路設計

誘發電位信號放大采集部分包括誘發電位信號的放大、濾波、模數轉換、通道選擇、光電隔離、數據預處理和數據傳輸處理等電路結構，放大采集電路如圖6 所示。該部分電路實現了對放大倍數、濾波、選擇通道、A/D采樣頻率和SPI通信等的控制，通過合理接地、屏蔽、去耦、系統內部干擾抑制等方法，有效地減少外部環境干擾和系統本身內部的噪聲，抗干擾能力強，能夠有效地采集到誘發電位信號，并對其進行放大和濾波，將放大濾波后的誘發電位信號轉換成數字信號，通過SPI接口傳入主控制器。

圖6 放大采集電路

（1）放大濾波電路設計

誘發電位信號幅值很小，背景噪聲和干擾即可將其淹沒。在放大誘發電位信號的同時，若不能對這些噪聲和干擾進行很好地抑制、消除和濾波，噪聲也被放大，那么就無法采集到誘發電位信號。為了滿足誘發電位的采集要求，設計電路使用隔離電路將放大濾波與采集電路分開，放大電路有很高的共模抑制比，很高的輸入阻抗，并有高低通濾波電路濾除噪聲。

本系統的放大電路分為三級，前置放大級、中級選擇放大級和級聯放大級，分別放大3l 倍、1/1250～8 倍和20.6×16 倍，最大放大可達80 000倍，中級增益可調。同時在前置放大級和中間放大級之間設置高通濾波，高通濾波范圍0.01～10 Hz，在級聯放大級之后設置低通濾波，放大濾波后的信號經過A/D 轉換，送入光電隔離器及采集控制電路，放大濾波電路整體框圖如圖7 所示。前置放大電路采用差動電路的結構，是為最大限度地提高輸入阻抗及共模抑制比，該放大電路具有110 dB共模抑制比，高達100 MΩ的輸入阻抗。采用低噪聲高精度放大器和多級帶寬濾波的放大濾波電路不僅可以降低系統自身噪聲，而且可以有效限制干擾和抑制噪聲。本設計可以滿足微伏級誘發電位信號采集的要求。

（2）數據采集傳輸電路設計

誘發電位信號的采集電路采用一款16位單通道高精度A/D 轉換器LTC1609，采樣頻率最高可達200 kHz，LTC1609有一個高速串行接口，可以與DSP 處理器進行SPI 通訊，可準確、實時、高速傳輸采集數據，保證了四路的數據不會丟失。采用SPI 傳輸協議形式是因為SPI 是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，電路設計簡單，為PCB 的布局上節省空間，提供方便。DSP提供的多通道緩沖McBSP（Muhichanneled buffered Serial Port）接口，功能強大，通過對其相關寄存器進行配置，可以與A/D模塊可實現SPI總線方式的數據傳輸。作為一種高速串行接口，SPI的最高傳輸速率可達10Mb/s 左右，而與A/D 通信需求的通信速率是3.2Mb/s，因此滿足通信速率的要求。電路原理框圖如圖8所示。

圖8 數據采集傳輸電路設計

放大濾波電路的控制信號是由DSP 通過串并轉換器來實現的，控制信號由DSP 串并輸入串并轉換器，串并轉換器并行輸出控制信號，實現對放大、濾波的控制，如放大倍數的選擇，高低通濾波器控制。四選一的選擇器控制放大器的四通道的選擇。由于放大濾波器的控制信號多達60位，因此采用具有20 位輸出的串并轉換器NJU3718三個串聯，它高工作頻率可達5 MHz，驅動能力強，較寬噪聲容限，這樣的設計可保證了每個通道的控制信號及時、完整、極少誤差的傳輸。

（4）數據采集傳輸與刺激信號的實時同步

數據采集同步與實時處理是本系統設計成敗的關鍵。DSP 從處理器控制信號選擇一路模擬信號，每隔3.08 μs 產生一次定時中斷，即控制啟動A/D 轉換，采樣時間間隔為3.08 μs。在進行數據采集的同時，DSP 從處理器檢測刺激反饋信號的狀態，當檢測到刺激反饋中斷信號，DSP 從處理進行中斷記錄，并將采集到的數據進行打標，送上層處理，PC機讀取數據包的標記信號，以打標點的時間作為時間的起點對信號進行實時處理。采集頻率最大200 kHz，刺激頻率最大僅有100 Hz，刺激頻率遠遠小于采集頻率，在一個采集時鐘周期內，只可能發生一次刺激事件或者沒有刺激事件。DSP 的主要工作是進行周期性的數據采集及刺激反饋信號的記錄存儲，利用DSP 的快速中斷響應機制，記錄刺激器反饋中斷信息只需要二十個時鐘周期（不到0.1 μs），這樣可以保證刺激器反饋中斷不會影響到正常的周期性采集定時器中斷，又可以保證有足夠時間進行記錄刺激器的反饋信號，從而保證數據采集同步與實時處理。

3 軟件設計

系統軟件設計主要包括下位機程序設計和上位機應用程序。上位機和下位機軟件設計流程如圖9所示。

圖9 上位機和下位機的軟件設計流程圖

下位機程序設計：下位機的軟件設計主要包括雙核系統運行主程序、采集傳輸控制、通信接口等子程序。在系統上電后，主控板執行保存在FLASH 存儲器的程序，系統進行初始化，主控板進行初始化，從PC 機下載主程序到主控板的SRAM存儲器。

上位機程序設計：誘發電位儀的軟件部分主要包括對誘發電位信號的數字濾波、工頻干擾陷波、心電和眼電等干擾的濾除、誘發信號的疊加提取、刺激源部分的參數設置和功能參數控制以及誘發電位波形的圖形顯示界面等方面。

為了使用戶可以在電腦上對設備進行操作控制的同時對采集到的數據信息進行顯示，通過VC設計系統軟件界面。上位機軟件主要為接口軟件，包括下達指令和數據傳輸，并將接收到的數據以文件形式保存。

4 結語與展望

為了檢測本設計是否能滿足設計的要求，分別進行了電刺激與采集放大電路測試。通過測試得到了以下結果。

圖10是輸入的電刺激波形。其輸入電流的幅值、頻率、脈寬可控可調。從這里可以證明該電刺激達到了設計要求，能夠滿足電刺激波形，并且電流參數可調的目標。圖11是電刺激信號經過上層軟件疊加處理后圖形，在幅值與波形改變的情況下也可以輸出穩定波形。本設計的電刺激器能夠穩定輸出所需的各種刺激信號。

圖10 電刺激波形

圖11 疊加后波形

圖12和圖13是四通道的采集放大器采集放大后的信號，其輸入信號分別為50 μV 和100 μV，從波形圖中可以看出，采集到的信號頻率接近5 Hz，幅值符合輸入信號的幅值。即采集放大器的設計基本滿足了設計要求。

通過測試發現，針對微伏級誘發電位信號易受干擾，信號微弱等特點，系統采用微伏級微弱信號檢測技術和多導聯高速數據實時同步采集技術，以雙核控制器平臺為控制核心，形成一套完整的誘發電位儀設計方案，有效解決了微伏級誘發電位信號采集這一技術難題。設計方案可以簡化誘發電位儀的硬件電路復雜度，提高系統設計的集成度，提高系統的安全性、實時性、穩定性與抗干擾能力。

圖12 幅值為50 μV經過采集放大及處理后的波形

圖13 幅值為100 μV經過采集放大及處理后的波形

［1］MULLER-PUTZ GR ，SCHERER R ，BRAUNEIS C，et al.Steady-state visual evoked potential （SSVEP）-based communication：impact of harmonic frequency components ［J］.J Neural Eng 2005 （2）：123-130.

［2］Claire M G，Chris D，Regine Z，et al.Selective spatial attention to left or right hand flutter sensation modulates the steady-state somatosensory evoked potential ［J］.Cognitive Brain Research，2004，20：58-66.

［3］于芳.人體視覺誘發電位檢測系統的開發與研制［D］.上海：上海海事大學，2008.

［4］趙仕波，羅耀華，趙文華.聽覺誘發電位儀的設計與實現方案［J］.儀器儀表學報，2008，29 （3）：594-599.

［5］H.Cecotti.A self-paced and calibration-less SSVEP based brain-computer interface speller ［J］.IEEE Trans.on Neural Systems and Rehab.Eng，2010：127-133.

［6］José Antonio Gutiérrez Gnecchi，Ruth Do?án Ramirez.Design and Construction of a Portable EEG for Auditory Evoked Potential Measurements ［A］.2009 Electronics，Robotics and Automotive Mechanics Conference［C］.457-461.

［7］Kuo-Kai Shyu，Po-Lei Lee，Ming-Huan Lee，et al.Development of a Low-Cost FPGA-Based SSVEP BCI Multimedia Control System ［J］.IEEE Transactions on Biomedical Circuits and Systems，2010，4 （2）：125-132.

［8］B.Z.Allison，D.J.McFarland，G.Schalk，et al.Wolpawb.Towards an independent brain-computer interface using steady state visual evoked potentials ［J］.Clin.Neurophysiol，2008，119（2）：399-408.

［9］S.Farshchi，J.W.Judy.Low-noise amplifier circuit for embedded electrophysiological recording with adjustable gain and high-pass filtering ［C］.in Submitted to the 16th Biennial IEEE Uni.Gov.Ind.Microelectronics Symp，San Jose，CA，USA，June 25-June 28，2006：105-108.

［10］Cheng K W，Yan l，Tong K Y，et al.Development of a circuit for functional electrial stimulation ［J］.IEEE Trans on Neural Systems and Rehabilitation Eng，2004，12（1）：43-47.

［11］郭忠元，劉景全，芮岳峰，等.基于FPGA 的微刺激器設計［J］.電子測量技術，2009，32（11）：95-98.

［12］楊衛東.誘發電位儀的研究［D］.南昌：南昌航空大學，2007.

［13］謝宏，李剛，姚楠，等.基于FPGA 的誘發電位儀系統 設 計［J］.現 代 電 子 技 術，2010，33 （19）：172-175.