一種低功耗，高性能微處理器復(fù)位芯片的設(shè)計(jì)

吳桐，張濤

（武漢科技大學(xué) 信息科學(xué)與工程學(xué)院，湖北 武漢 430081）

隨著CMOS IC朝著低功耗[1]，低工作電壓，高性能高集成度方向發(fā)展。為了保證系統(tǒng)在復(fù)雜的條件下能穩(wěn)定性的工作，電源電壓檢測[2]電路必不可少。文中研究一種低功耗，高性能復(fù)位芯片，其高可靠性的復(fù)位特性大大提高了系統(tǒng)的穩(wěn)定性。設(shè)計(jì)上保證在寬溫度范圍內(nèi)當(dāng)電源電壓掉電和上電瞬間實(shí)現(xiàn)復(fù)位，內(nèi)置分頻電路連接級數(shù)實(shí)現(xiàn)復(fù)位時(shí)間可調(diào)。該芯片采3個(gè)管腳SOT封裝，工作電流僅有10μA，功耗低，成本低，性能高，電路結(jié)構(gòu)簡單且工藝容易實(shí)現(xiàn)，廣泛應(yīng)用于各類工業(yè)控制類系統(tǒng)中。RESET為恒高電位。

圖1 MCU復(fù)位芯片內(nèi)部結(jié)構(gòu)圖Fig.1 The MCU Reset chip internal structure block

1 芯片內(nèi)部系統(tǒng)框架結(jié)構(gòu)圖

具體工作原理如下：在電源上電瞬間，由內(nèi)部數(shù)字控制邏輯電路產(chǎn)生一個(gè)使能信號，使內(nèi)部張弛振蕩器振蕩，振蕩信號通過內(nèi)部數(shù)字控制邏輯電路的分頻電路產(chǎn)生分頻信號，此時(shí)整個(gè)系統(tǒng)輸出端為一個(gè)高電平信號驅(qū)動(dòng)NMOS，PMOS管，輸出實(shí)現(xiàn)上電復(fù)位。經(jīng)過一段時(shí)間以后，分頻電路分頻結(jié)束，使整個(gè)數(shù)字控制邏輯電路輸出翻轉(zhuǎn)，輸出一個(gè)低電平信號驅(qū)動(dòng)NMOS，PMOS。整個(gè)系統(tǒng)正常工作，輸出信號消失，當(dāng)整個(gè)系統(tǒng)工作電壓由于某種原因下降時(shí)，如果電壓值下降到門檻電壓以下，內(nèi)部電阻調(diào)整電路采樣電源電壓按比例線形比例下降，而帶隙基準(zhǔn)[3]電壓的隨電源電壓變化幾乎保持不變，此時(shí)內(nèi)部掉電檢測比較器[4]輸出產(chǎn)生翻轉(zhuǎn)信號送入內(nèi)部數(shù)字控制邏輯電路，輸出控制信號使振蕩器[5]振蕩，內(nèi)部分頻電路[6]開始對振蕩信號進(jìn)行分頻計(jì)時(shí)，此時(shí)輸出復(fù)位，經(jīng)過一段時(shí)間以后分頻結(jié)束，數(shù)字控制邏輯輸出發(fā)生翻轉(zhuǎn)，輸出復(fù)位信號消失，輸出端為恒高，系統(tǒng)恢復(fù)正常工作模式。此芯片各輸入，輸出引腳處均有ESD[7]保護(hù)電路，避免靜電放電擊穿。

2 帶隙基準(zhǔn)電壓源的原理和特性分析

復(fù)位芯片正常工作，內(nèi)部各個(gè)電路模塊需要一個(gè)穩(wěn)定的偏置信號提供直流工作點(diǎn)，并且該信號工作特性具有良好的抑制PVT特性的能力。內(nèi)部偏置電路能提供一個(gè)隨工藝，電壓，溫度變化較小的穩(wěn)定信號源，帶隙基準(zhǔn)可以實(shí)現(xiàn)這個(gè)功能。

帶隙基準(zhǔn)的基本原理：如果將兩個(gè)具有相反溫度系數(shù)的量以適當(dāng)?shù)臋?quán)重疊加，結(jié)果可以得到零溫度系數(shù)的信號量。由大量的實(shí)驗(yàn)可以得到結(jié)論：雙極性晶體管的基極-發(fā)射級電壓即PN結(jié)的正向電壓具有負(fù)溫度特性。而如果當(dāng)兩個(gè)雙極性晶體管工作在不相等的電流密度下，那么基極-發(fā)射級電壓的差值就與絕對溫度成正比而呈現(xiàn)正溫度特性。

由圖2知：雙極性晶體管Q1的發(fā)射結(jié)面積是Q2的N倍，由運(yùn)放輸入端虛短特性知A，B兩點(diǎn)電壓被鉗制相等，則可得以下表達(dá)式：

圖2 復(fù)位芯片內(nèi)部帶隙電壓基準(zhǔn)源Fig.2 Reset chip internal bandgap voltage reference source

對帶隙基準(zhǔn)電路進(jìn)行數(shù)學(xué)分析，由于VBE的溫度特性一般已知或者可以進(jìn)行線形抽象逼近，而熱電壓VT的溫度特性一般已知，故通過調(diào)節(jié)N，R3，R4的值可以設(shè)置合理的溫度系數(shù)點(diǎn)。VREF一般為1.2 V左右，零溫度系數(shù)點(diǎn)一般在室溫附近。圖2中MP2，MN2，MN3，MP4組成啟動(dòng)電路，避免上電瞬間電路由于工作點(diǎn)設(shè)置不合理而進(jìn)入簡并點(diǎn)異常狀態(tài)。MP2為倒比管，減小正常工作后之路的功耗。對MP4管，上電啟動(dòng)瞬間MP3管不導(dǎo)通而MP4管柵壓為低，MP4管導(dǎo)通并且漏端電壓被拉低，同時(shí)MP3，MP5，MP6組成的電流鏡開始工作。電路啟動(dòng)以后MP3管工作，MP3漏端電壓使MP4管的柵端電壓變高，MP4斷開，整個(gè)啟動(dòng)過程結(jié)束。啟動(dòng)速度很快，很穩(wěn)定，采用Cadence Spectre對電路進(jìn)行仿真，采用CSMS035標(biāo)準(zhǔn)CMOS工藝庫。曲線如下：

由圖3可知：在整個(gè)溫度范圍內(nèi)，電壓變化最大值不到1 mV溫度系數(shù)只有10ppm抑制溫度變化能力很好。

圖3 帶隙基準(zhǔn)源溫度特性曲線Fig.3 Bandgap reference temperature characteristic

由圖4可知：電源受到噪聲干擾時(shí)，在很寬的頻率范圍內(nèi)，基準(zhǔn)對電源噪聲的抑制程度很好，尤其在低頻時(shí)1KHZ時(shí)電源抑制比達(dá)到-60 dB，整個(gè)頻率范圍內(nèi)電源抑制比很高，通過合理設(shè)置OP補(bǔ)償電容可以保證整個(gè)基準(zhǔn)的環(huán)路穩(wěn)定，不會(huì)出現(xiàn)自激振蕩。

圖4 帶隙基準(zhǔn)源的電源抑制噪聲特性曲線Fig.4 Bandgap reference source of power suppress noise characteristic

3 內(nèi)部張弛振蕩器的原理和特性分析

所謂張弛振蕩器，就是利用恒流源[8]對電容進(jìn)行充電，使電容極板聚集電荷，電壓升高，當(dāng)電壓超過一個(gè)高門檻值時(shí)通過整個(gè)環(huán)路的開關(guān)控制電路控制放電電路對電容進(jìn)行放電，此時(shí)電容極板放電，電壓下降到低于一個(gè)低門檻電壓時(shí)通過整個(gè)環(huán)路的開關(guān)控制充電電路再次對電容進(jìn)行。這樣，電容的極板電壓就在兩個(gè)電壓門檻值之間不斷的上升，下降，形成張弛鋸齒波電壓信號。然后通過整形電路形成張弛振蕩方波信號。

由圖5可知：VP為基準(zhǔn)電路提供的一個(gè)偏置信號，通過MP1管轉(zhuǎn)換為電流然后通過電流鏡MN2，MN3，MN8，MP2，MP3，MP6等形成一定的充放電電流，具體工作原理如下：

圖5 張弛恒流充放電RC振蕩器Fig.5 Relaxation constant current charging and discharging RC Oscillator

EN為使能控制信號，當(dāng)且僅當(dāng)EN=0低電平時(shí)，控制開關(guān)管MN1，MN14關(guān)斷，振蕩器正常工作，否則OSC輸出為恒定高電位。初始時(shí)，電容C上極板電荷為零，處于低壓狀態(tài)。此時(shí)電壓VC小于VH，OSC輸出為低，MP6，MP7均導(dǎo)通，電流IMP6對電容C進(jìn)行充電，電壓VC逐漸上升，當(dāng)VC大于VH，輸出OSC電平翻轉(zhuǎn)，MN7，MN8導(dǎo)通，電容通過MN7，MN8進(jìn)行放電，放電電流為IMN8，電壓逐漸下降。當(dāng)VC小于VL時(shí)，輸出OSC再度翻轉(zhuǎn)，OSC輸出為低，再次對電容充電。如此循環(huán)，在電容C上獲得鋸齒波，通過整形電路以后形成方波。

振蕩器周期數(shù)學(xué)模型：仿真后，振蕩器曲線如如下：

4 內(nèi)部數(shù)字控制邏輯電路

復(fù)位芯片內(nèi)部的振蕩器頻率一般確定，但是復(fù)位時(shí)間針對不同應(yīng)用場合時(shí)需要一定的調(diào)整，內(nèi)部數(shù)字控制邏輯電路[9]就是實(shí)現(xiàn)這個(gè)調(diào)整的功能，內(nèi)部的分頻電路不同的級聯(lián)個(gè)數(shù)可以實(shí)現(xiàn)不同的分頻輸出信號周期，即調(diào)整復(fù)位時(shí)間，然后通過邏輯控制電路對內(nèi)部振蕩器進(jìn)行控制，保證上電瞬間系統(tǒng)復(fù)位，掉電以后系統(tǒng)復(fù)位，恢復(fù)正常后系統(tǒng)持續(xù)復(fù)位一定時(shí)間后進(jìn)入正常狀態(tài)。

圖6 振蕩器輸出OSC波形和電容上的張弛門檻電壓，三角鋸齒波電壓Fig.6 The OSC output waveform，the relaxation threshold voltage of capacitor，triangular voltage

由圖7可知：電源上電后，分頻器輸出為高電平，此時(shí)掉電比較器和VS信號均正常輸出，EN為低電平，振蕩器工作，產(chǎn)生振蕩信號，然后進(jìn)入分頻器進(jìn)行分頻計(jì)時(shí)，此輸出Q，QN均為高，輸出復(fù)位信號RESET為低，經(jīng)過一定時(shí)間以后，分頻器輸出翻轉(zhuǎn)，QN，Q均為低，復(fù)位信號關(guān)斷，正常工作，RESET輸出恒高。

圖7 復(fù)位芯片數(shù)字控制邏輯電路框架圖Fig.7 Reset chip digital control logic circuit framework Figure

整個(gè)復(fù)位芯片進(jìn)行系統(tǒng)仿真，包括上電瞬間和過程中電源掉電，整個(gè)系統(tǒng)工作電流。整個(gè)系統(tǒng)仿真波形如下。

由圖8可知：整個(gè)復(fù)位芯片的掉電閾值電壓為2.93 V，上電復(fù)位時(shí)間為5 ms（調(diào)整內(nèi)部分頻單元個(gè)數(shù)可以改變復(fù)位時(shí)間），正常工作時(shí)的工作電流僅為10μA，由于內(nèi)部基準(zhǔn)運(yùn)放使用大電容補(bǔ)償以實(shí)現(xiàn)高穩(wěn)定性，大相位裕度，所以在掉電瞬間，系統(tǒng)時(shí)延約為270μs不影響正常工作。

圖8 （自左向右）系統(tǒng)工作電流，掉電閾值電壓，系統(tǒng)上電，掉電輸出響應(yīng)波形圖Fig.8 Rhreshold voltage of power drops，Response of power on，power drop，Operating current

5 結(jié)束語

該復(fù)位芯片，內(nèi)部電壓基準(zhǔn)源溫度特性好，抑制電源噪聲能力強(qiáng)，內(nèi)部振蕩其結(jié)構(gòu)簡單，頻率比較穩(wěn)定，掉電檢測電路實(shí)現(xiàn)迅速掉電響應(yīng)，內(nèi)部數(shù)字控制邏輯電路產(chǎn)生一系列時(shí)序邏輯控制信號保證系統(tǒng)上電，掉電瞬間進(jìn)行復(fù)位，并且保證系統(tǒng)電源電壓恢復(fù)到門檻電壓以后再進(jìn)行一段復(fù)位時(shí)間進(jìn)行平滑過渡。整個(gè)芯片結(jié)構(gòu)簡單，功耗低，性能強(qiáng)，工藝實(shí)現(xiàn)性好，成本較低，已成功流片并通過終測。現(xiàn)在已經(jīng)應(yīng)用于工業(yè)控制系統(tǒng)中，封裝簡單，工作溫度范圍廣，復(fù)位精度高。

[1]陳力穎.CMOS低功耗電路設(shè)計(jì)[M].北京：科學(xué)出版社，2011：103－122.

[2]張飛龍.開關(guān)電源的電壓檢測與控制[D].西安：電子科技大學(xué)，2010.

[3]唐廣.低溫度系數(shù)高電源抑制比的基準(zhǔn)源設(shè)計(jì)與應(yīng)用[D].西安：電子科技大學(xué)，2010.

[4]李杰，吳光臨.一種低失調(diào)CMOS比較器設(shè)計(jì)[J].電路與系統(tǒng)學(xué)報(bào)，2007，12（3）：27－32.LI Jie，WU Guang-lin.A Design of low offset CMOS comparator[J].Circuit and Systems，2007，12（3）：27－32.

[5]張睿.適用于LED電流驅(qū)動(dòng)的高性能張弛振蕩器的設(shè)計(jì)[D].武漢：華中科技大學(xué)，2008.

[6]包志華，景為平.3.75GHz 0.35umCMOS1：4靜態(tài)分頻器集成電路設(shè)計(jì)[J].南京郵電學(xué)院學(xué)報(bào)，2001（4）：91－94.BAO Zhi-hua，JING Wei-ping.3.75GHz 0.35umCMOS1：4static frequency divider IC Design[J].Nanjing University of Posts and Telecommunications，2001（4）：91－94.

[7]王怡飛.CMOS片上ESD保護(hù)電路設(shè)計(jì)研究[D].合肥：中國科學(xué)技術(shù)大學(xué)，2009.

[8]張春華.CMOS亞閾值偏置恒流源的分析與設(shè)計(jì)[J].電子設(shè)計(jì)工程，2007，16（5）：21－26.ZHANG Chun-hua.CMOS sub-threshold analysis and design of bias constant current source[J].Electronic Design Engineering，2007，16（5）：21－26.

[9]康松默.CMOS數(shù)字集成電路[D].北京：電子工業(yè)出版社，2009：243－275.