繼電保護裝置通用化硬件平臺技術研究

許向東

（云南銅業股份有限公司冶煉加工總廠冶金研究院設計中心, 昆明 650051）

繼電保護裝置通用化硬件平臺技術研究

許向東

（云南銅業股份有限公司冶煉加工總廠冶金研究院設計中心, 昆明 650051）

本文以硬件平臺的通用化作為繼電保護裝置研究的出發點，研究硬件平臺的系統結構、核心總線的設計、標準模塊的開發等內容。在對國內外繼電保護裝置分析比較的基礎上，提出了一種模塊化、自定義總線的設計方法，并對硬件的抗干擾措施進行了闡述，該方法可擴展性強，適用范圍廣，通過原理樣機驗證了該設計方法的有效性。

繼電保護 硬件平臺 自定義總線

0 引言

通常，電力系統采用斷路器作為主要保護設備，但由于系統的短路故障形式多樣，單獨的采用斷路器難以更好的實現系統的選擇性保護、故障恢復和系統重組。不利于提高艦船的戰斗力和生命力。而采用“斷路器＋繼電保護裝置”是最佳的技術方案，核心技術是繼電保護裝置通用化平臺技術及其電磁兼容性實驗，即限制短路電流的上升，把它抑制在允許范圍內，再通過斷路器分斷（也可以自行分斷），以實現系統短路電流的保護[1]。因此，如何實現綜合全電力系統短路電流的保護是一個十分關鍵的課題，如何設計通用化的繼電保護裝置也成為一個刻不容緩的問題。

1 通用化平臺的硬件設計

通用化平臺的硬件設計首先要注重整體方案的設計，確定平臺的整體架構，注重平臺的先進性和擴展性，之后開展平臺核心CPU板模塊的設計及總線接口芯片的設計，完成平臺的IO板模塊及總線板設計，完成上述內容后組成通用化平臺整機（不包含模擬板模塊和故障快速識別板模塊），進行IO板模塊可自由配置試驗，修正前期設計中功能上的缺陷。

其次研究模擬信號的濾波及調理電路，研究數字濾波算法，設計A/D轉換控制、數字信號處理及總線接口控制的FPGA/CPLD程序，完成模擬量模塊的設計。之后與通用硬件平臺整機配套，實現常規的基于時間和定值原則的保護功能。根據不同的應用環境和使用需求，通過靜態循環測試，調整硬件濾波電路的參數，修正軟件濾波算法。

最后研究故障快速識別技術，重點研究基于電流上升率的故障電流的快速檢測技術，濾波方法，聯鎖信號的傳輸，快速出口電路的設計，數字信號的處理，總線接口。選擇典型的應用環境，驗證快速識別技術的有效性，總結設計方法和試驗方法。

如何保證硬件設計的通用化、易擴展和可調整，采用總線方案是解決這一問題的關鍵，本研究在通用硬件平臺的設計中將設計一套適合中壓斷路器繼電保護裝置的總線結構，并設計相應的接口協議和規則，完成一系列相關模塊。

繼電保護裝置通用化平臺設計，需遵循模塊化，易擴展，靈活方便的原則。本設計中擬采用總線的方式，通過無源底板實現模塊的快速擴展，以CPU模塊為核心，對外圍的模塊進行數據交換和控制，插件板確定為4U高度，結構采用4U標準機箱結構。

2 平臺的硬件組成

繼電保護裝置通用化硬件平臺按其功能可分為：信號調理電路、信號處理與控制電路、液晶顯示以及與上位機通信接口電路、合分閘控制與放電保護電路等，下圖為通用化硬件平臺總體結構框圖。

圖1 通用化硬件平臺總體結構框圖

圖中的電源模塊和CPU板模塊是必需的，其他模塊都可以根據具體的信號要求進行選配。人機交互模塊采用高速串行通信電路的形式與CPU模塊進行數據交換，完成顯示、參數整定等功能，既可以提高CPU模塊的運行效率，又可以提高整機的可靠性。總線上每個單板的結構示意圖如圖1所示[2]。

2.1 CPU板模塊

其系統的硬件框圖見圖2。CPU板實現的任務：1）保護CPU的主要任務包括：a)控制A／D采樣系統及開關量輸入；b)對采集的數據進行數字濾波，并對濾波后的數據進行各種保護算法操作；c)與控制CPU進行通信，完成處理結果的傳送。2）控制CPU的主要任務則為：承擔整個系統的控制、通信、存貯的功能，借助uC-OSII操作系統處理各種復雜任務，管理各種外設，監控整個系統的運行狀況，為整個微機保護裝置提供高效率的處理平臺.

雙CPU之間的通信是主要解決的問題。在本裝置中利用高性能的雙口RAM來構成高速數據傳送接口的方案。雙口RAM 是一個共享式多端口存儲器，具有兩套完全獨立的數據線、地址線和讀寫控制線，并允許兩個獨立的系統同時對該存儲器進行隨機性的訪問。保護CPU與監控CPU雙方之間按照一定的通信協議，同時通過雙口RAM完成數據的讀取或存儲，對數據進行分析后完成彼此命令的交互并執行相應保護處理子程序。保護裝置中的雙口RAM采用美國CYPRESS公司開發研制的CY7C028來構成。CY7C028是5V高速64K×16bits的雙口靜態RAM，最快存取時間可達15 ns，可與大多數高速處理器配合使用，在讀存數據時不用插入等待狀態[2]。

圖2 CPU板模塊硬件框圖

2.2 開入板模塊

開入板的功能主要為接收監測外部的開關量信號及其變位情況，通過總線發給保護CPU及控制CPU，實現相應的保護和控制，同時在人機界面上實現顯示、告警、聯鎖、解鎖、等功能；每個板設計23路開入量[3]。開入板的結構框圖見圖3。

圖3 開關量輸入模塊結構框圖

2.3 開出板模塊

開出板的功能主要為接收來自保護或控制CPU的開關量信號，驅動繼電器動作輸出開關量信息，實現相應的顯示、告警、聯鎖、解鎖、跳閘或合閘等功能，每個板設計10路開出。

硬件原理框圖如下：

圖4 開關量輸出模塊結構框圖

2.4 數據采集板模塊

數據采集模塊主要完成對對小信號放大、濾波、零點校正、線性化處理、溫度補償、誤差修正和量程切換等操作，相應的執行電路統稱為信號調理電路。本硬件平臺中主要是將分流器采得的與電流大小相對應的弱電壓信號經過小信號放大、線性隔離、低通濾波后送入高精度A/D轉換器進行轉換處理，并將轉換成的數字信號送入CPU進行運算處理，根據處理結果發出相應的控制命令等系列操作，這部分的主要功能是對模擬量進行處理，對A/D轉換器的轉換結果進行運算處理、依據判據給出相應命令，同時對故障快速識別板送來的信號進行響應，此部分為測控單元的核心，電路采用的ADC是AD7656，它是一種16位6通道自同步模數轉換器，使用了iCMOS工業制造技術，具有性價比高、精度高、能耗低、轉換速度快等優點，尤其適合于電力系統中模擬量的測量。

2.5 故障快速識別板模塊

本繼電保護裝置擁有獨立的模擬輸入，開關量輸入和輸出接口，內部具有A/D或比較電路及FPGA或CPLD，實現故障的快速診斷、識別和出口[3]。對短路電壓與電流信號進行時間頻率域分析計算，確定特征量與參數。在故障快速識別電路實現上，采用特種電流傳感器與故障模型的研究成果，以FPGA/CPLD為核心，結合高速A/D、快速比較器等電路實現故障識別。具體方案如下。以FPGA/CPLD結合高速A/D轉換器的實現方法。

方案采用高速A/D轉換器對電流等信號進行轉換，由FPGA/CPLD實現幅值計算、變化率求取、濾波、判斷等關鍵算法，并輸出動作信號，結構見圖5。本硬件平臺的關鍵是FPGA/CPLD的設計，它既要完成高速A/D轉換器的控制，同時也實現算法。它的優點是在實現一定程度的復雜算法的同時，保證了處理的實時性（運算時間為微秒級）；完全的數字化整定，參數整定方便，不需要模擬電路的調整；算法可以靈活調整；解決了以CPU為核心實現快速故障識別所需要的高速軟件設計難題。本方案的缺點為FPGA/CPLD設計比較復雜，開發周期長。

3 硬件抗干擾措施

本通用化硬件平臺的工作環境中存在很強的電磁場干擾，影響控制系統的正常運行，給系統帶來誤差，甚至會損壞系統。因此必須采取相應的措施。設計中主要采用了如下一些硬件抗干擾措施。

3.1 印刷電路板抗干擾措施

在結構布局上，數字電路、模擬電路、大電流器件和噪聲源器件(如繼電器)等分開放置。對于頻率很高的CPU時鐘電路，盡量靠近管腳放置，使時鐘線盡量短，同時采用地線將整個電路圈起來。另外，在布線層也采用了地線大面積敷銅，在每兩根印制線之間盡可能地加入一條地線進行靜電屏蔽；同時使印制線之間的距離盡可能地大；使頂層和底層的布線相互垂直，從而最大限度地減小印制線之間的耦合干擾，盡量加粗各種印制線，減小印制線本身的阻抗；布線時，電源線、地線的走向與數據線傳遞的方向一致，增強系統抗噪聲的能力：盡量避免長距離的平行走線，以防止它們之間的相互串擾；拐角處應為斜線，避免直角；A／D轉換器下面避免走數據線等等。

3.2 隔離抗干擾措施

在本硬件平臺中，輸入模擬信號由分流器采得經過OPA2227運算放大后送入A/D, OPA2227可以將控制單元與直流強電系統完全隔離，有效抑制了強干擾對電路的影響，提高了系統運行的安全性。信號輸出采用光耦TLP181進行隔離，命令信號由CPU給出后控制光耦驅動電流的通斷，從而實現對放電回路中可控硅的控制。控制單元與放電回路只有信號聯系，沒有電氣的直接接觸，從而保證了放電回路產生的強電流不會對系統造成太大影響。此外，與上位機接口電路采用高速光電耦合器將其與上位機隔離開來，避免二者之間互相影響。另外，還采取了接地、硬件看門狗、濾波抗干擾等措施。

圖5 故障快速識別實現方案

4 結束語

本文能比較客觀實際的反映繼電保護裝置硬件平臺的通用化設計技術及其抗干擾措施的研究，完成了模塊化總線方式的通用化平臺的軟硬件設計，同時完成了故障快速識別電路。該方法擴展性強，適用范圍廣，通過原理樣機驗證了總線方式和硬件平臺的通用性。

[1] 王維儉．電氣主設備繼電保護原理與應用．北京：中國電力出版社，1996.

[2] 趙峰．高性能雙端口RAM及其應用[J]．現代電子技術，1997，(7).

[3] 羅承廉．繼電保護及自動化新原理、新技術研究及用用[M]．武漢：華中科技大學出版社，2005.

Research on Universal Hardware Platform Technology of Protective Relay Device

Xu Xiangdong
(Yunnan Copper Company Metallurgy Research Institute Design Center, Kunming 650051, China)

In this paper, the universal hardware platform is taken as the starting point for the research on the relay protective devices, including the research on hardware platform architecture, the design of core bus, the development of the standard module. On the basis of analyzing the protective devices home and abroad, the paper proposes a modular and custom bus design method with characteristics of easier extension and more wider use, and validate the effectiveness of the design method through the designed protective device.

relay protection; hardware platform; user-defined bus

TM561

A

1003-4862（2013）05-0001-03

2012-11-08

許向東(1966-)，男，高級工程師。研究方向：電氣自動化及電氣設計。