基于提前分配路徑的低時延片上路由器結構

鄭小富 顧華璽 楊銀堂 黃忠凡

①(西安電子科技大學ISN國家重點實驗室 西安 710071)

②(西安電子科技大學通信網絡信息傳輸與分發技術重點實驗室 西安 710071)

③(西安電子科技大學微電子學院 西安 710071)

1 引言

隨著片上系統(System-on-Chip, SoC)可集成IP核的數目越來越多，現有基于總線架構的SoC在時延、吞吐、可靠性以及擴展性方面面臨著諸多問題。作為解決多核互連的關鍵技術，片上網絡(Network-on-Chip, NoC)采用片上路由器實現各IP核之間的可靠性互連[1-3]，采用全局異步局部同步的通信機制解決了單一時鐘全局同步較難問題[4-6]，同時采用并行互連通信的方式，極大地改善了網絡的時延、吞吐以及可擴展性等性能。

片上路由器是互連 IP核和轉發分組的核心元件，它為 IP之間的通信提供了可靠的數據通路。NoC常見的路由器結構包括蟲孔路由器和虛信道路由器。虛信道路由器在蟲孔路由器基礎上引入了虛信道流控技術[7]，緩解了蟲孔路由器的隊頭阻塞問題并能夠解決片上的死鎖問題，提高了片上網絡的時延和吞吐等性能。因此這種路由器在NoC設計中應用較為廣泛。虛信道路由器采用輸入排隊結構[8]。分組在路由器需經過路由計算、虛信道仲裁、開關仲裁以及開關傳輸4個階段。其中路由計算完成輸出端口計算，虛信道仲裁完成輸入請求到輸出端口空閑虛信道分配，開關仲裁完成輸入請求到空閑輸出端口的分配，開關傳輸完成分組從輸入端口到輸出端口的傳輸。這類按照4階段實現的路由器結構具有嚴格的信號依賴關系，這種依賴關系導致虛信道路由器有較長的關鍵路徑時延。因此，在國內外研究中常采用提前路由、投機仲裁以及預測等機制來縮短路由器的關鍵路徑時延。文獻[9]基于分類請求方式將虛信道仲裁和開關仲裁并行設計，將路由器的流水階段縮短為2個，與4階段的虛信道路由器相比可降低18%的時延，但當網絡負載較大時投機成功的概率降低。與文獻[9]相比，文獻[10]基于區分優先級方式大大提高了投機成功的概率和路由器的性能。文獻[11]通過在路由器中加入流量預測模塊來提高分組在某方向上投機成功的概率，但是這種預測機制需設計復雜的預測算法，開銷較大。上述方法雖可降低虛信道路由器關鍵路徑時延，但設計復雜度較高并不適用于片上網絡。當投機失敗時，投機的分組必須重新進行虛信道仲裁和開關仲裁，這使得分組在網絡中傳輸的時延反而增大；同時這些方法在仲裁的設計中常采用基于輪詢仲裁或部分優先級規則進行仲裁，未考慮分組所在路由器的緩存等狀態信息。最終導致了流量分布并不均衡，而且網絡的鏈路利用率以及路由器的緩存利用率較低。

本文針對2D Mesh片上網絡，提出一種提前分配路徑的片上路由器結構，并給出一種基于緩存信息的仲裁算法。該路由器可降低分組在路由器中的關鍵路徑時延，即使在提前分配失敗的情況下也不會額外增加分組在網絡的傳輸時延。基于緩存信息的仲裁算法可使微片數目多的緩存優先仲裁。提前分配和基于緩存信息仲裁不但降低了分組在路由器中的關鍵路徑時延，而且可以提前釋放阻塞較為嚴重的虛信道。保證了全網通信的低時延和高吞吐又達到了較高的平均緩存利用率。

2 路由器結構

2.1 路由器組成單元

圖 1所示為本文提出的提前分配路徑路由器(Pre-Allocated Path Router, PAPR)。路由器采用虛信道流控機制，每個路由器端口設置n個相互獨立的虛信道緩存，每個緩存深度大于一個微片。路由器包括數據路徑和控制分配路徑兩部分。數據路徑包括輸入、輸出端口以及交叉開關，輸入端口包括虛信道及虛信道緩存；控制路徑包括路由計算單元、預處理單元、虛信道分配單元以及開關分配單元。路由計算單元的功能是完成提前路由計算，結果是分組在下節點的輸出端口；虛信道分配單元為分組完成下節點虛信道的分配，結果為虛信道號(Virtual Channel id, VC_id)，下節點路由器根據VC_id將微片存入對應的虛信道緩存；開關分配單元為分組完成交叉開關輸入、輸出端口的仲裁。

圖1 PAPR結構

預處理單元主要包括用于記錄信息的表。表中記錄了當前輸入端口每個緩存存放的微片數目(Input Buffer Length, IBL)、同一條鏈路相連的相鄰端口緩存存放的微片數目(Neighbor Buffer Length, NBL)以及提前分配虛信道的狀態信息(Virtual Channel Status, VCS), 1表示有虛信道分配結果，0表示無虛信道分配結果。以記錄信息表為基礎，該處理單元通過提前分配信息(Advanced Information, AI)和表更新信息(Table Update Information, TUI)與相鄰路由器進行信息交互，其中提前分配信息(Advanced Information, AI)的功能是完成到相鄰節點提前分配信息的傳輸，包括提前路由計算結果和發送 AI信息對應緩存的微片數(Advanced Buffer Length, ABL)；表更新信息(Table Update Information, TUI)的功能是完成NBL和VCS的更新。對于采用5×5 Crossbar虛信道路由器來說，即使有多個虛信道分配結果，但開關傳輸階段每個輸入端口只傳輸一個緩存的微片，因此記錄信息表中的IBL作用是用于AI信息發送時的仲裁、虛信道仲裁以及開關仲裁；由于存在多個請求競爭同一輸出端口的情況，所以NBL是用于虛信道仲裁和開關仲裁中的競爭處理；VCS的作用是用于非頭微片AI的發送；ABL的作用是用于AI所在節點的虛信道仲裁。

2.2 路由器工作原理

為詳細描述PAPR路由器工作原理，按頭微片和體微片(尾微片與體微片操作類似)在路由器中的流水線例程進行描述。對于頭微片：圖 2(a)所示為分組頭微片經過3個PAPR路由器流水線示意圖。設路由器流水線的一個關鍵路徑時間長度為T，當分組的頭微片到達路由器(1,1)時。在時刻t，路由器完成兩個并行操作：(1)路由計算單元完成目的地址解析并為頭微片計算出下一路由器結點的輸出端口；(2)虛信道分配單元從微片中提取輸出端口信息進行虛信道分配，分配結果為虛信道號；在t+T內，開關分配完成且預處理單元完成 AI信息的傳輸；在t+2T內，頭微片在路由器(1,1)中完成開關傳輸，同時t+T發送的AI信息在路由器(2,1)內為頭微片完成了虛信道分配，此時將成功預約的虛信道信息VCS通過TUI發送給相鄰端口；在t+3T內，當頭微片到達路由器(2,1)時，由于已有虛信道分配結果，因此頭微片到達路由器(2,1)直接進行開關分配和提前路由計算，所以頭微片在路由器(2,1)只需2T的時間。我們稱這種在開關分配完成后傳輸 AI信息的機制為SAAH(Switch Allocation AHead)機制。該機制使頭微片通過3個路由器的關鍵路徑時間縮短為8T，與流水階段為4T的經典虛信道路由器相比減少了4T的時間。對于分組的體微片來說：如圖2(b)所示，體微片首先查看是否有已成功預約的輸出虛信道信息，即查看VCS值：如果為1則表示有分配結果，如果為0則沒有預約結果。當頭微片成功預約了輸出虛信道后，體微片在時刻t1完成了開關分配并發送了AI信息，在t1+T體微片進行開關傳輸，與此同時體微片在時刻t1發送的AH信息已經完成了開關分配。因此在t1+2T時間內，體微片在路由器(2,1)只需要進行開關傳輸。所以同樣減少了體微片在路由器中的關鍵路徑時延。當 AI信息在路由器(2,1)中未完成提前虛信道的預約時，此時頭微片到達路由器(2,1)后，按照BSTS算法進行虛信道分配和開關分配。圖2給出的是一個微片在3個路由器中流水線例程示意圖，但是在路由器(2,1)中仍有其它端口微片進行AI的發送，圖中未給出。

圖2 微片流水線圖

2.3 SAAH分配規則

由于每個時鐘周期只能從一個端口的虛信道緩存中讀取一個微片進行傳輸，因此AI信息分配規則為：(1)對于只有頭微片請求來說，如果有多個微片完成開關分配，那么根據微片所在緩存對應的 IBL信息進行AI信息的選擇，IBL值大的對應微片優先發送AI信息，相等情況按照等概率進行選擇。如圖3(a)中的同類微片SAAH操作，端口0內的緩存1對應的IBL值大，因此發送AI信息；(2)對于有頭微片、體微片以及尾微片共存的情況，頭微片優先發送AI信息。如圖3(a)多類微片的SAAH操作，端口0的緩存0是頭微片的請求，因此優先發送AI信息；(3)對于只有體微片或尾微片，那么對應的頭微片已完成虛信道預約的微片優先發送AI信息，否則操作與同類微片的類似。

AI信息所在節點的分配規則：(1)一個輸出端口收到多個AI和本地輸入緩存的請求，輸出端口按照ABL值進行選擇，如果ABL值比本地IBL值大，那么選大ABL值對應AI請求，相等按等概率進行選擇；如輸出端口只收到本地緩存請求，分配單元按收集的NBL參數進行選擇。如圖3(b)響應過程，輸入端口2緩存0對應的NBL值小于輸入端口1的 NBL值，因此輸出端口 1優先響應輸入端口 1的2號隊列AI請求；(2)輸入端口收到多個響應，優先接受本地緩存ABL值大對應AI請求作為響應，相等按等概率選擇，如圖3(b)接受操作。輸入端口1的0號輸入緩存ABL值大于緩存1的ABL值，因此優先接受輸入緩存 0；(3)輸入端口接收到的響應包括AI響應和本地緩存響應兩類，輸入端口優先接受AI響應。例如圖3(b)輸入端口2的緩存1優先接受輸出端口2的響應。

圖3 SAAH分配例程

3 仲裁算法的設計

針對SAAH的分配規則，提出了適用于PAPR的仲裁算法BSTS。該算法用于AI分配節點以及非AI請求的分組分配。AI分配節點首先按照本地IBL進行選擇。按照以下兩種情況進行仲裁：

(1)對于頭微片，仲裁單元按照本端口內IBL值進行仲裁，如果頭微片所在隊列的IBL值都不相等，那么IBL值大的對應虛信道緩存優先發送AI信息，否則按照等概率方式進行選擇；

(2)對于體微片/尾微片，仲裁單元首先根據該隊列是否有成功預約的VCS信息，如果有多個隊列都有預約成功的VCS信息，那么按照IBL值大的對應虛信道緩存優先發送AI信息，否則按照等概率方式進行選擇；如果沒有預約成功的VCS信息則不進行本地AI信息的仲裁。對于完整仲裁過程表述為：虛信道仲裁及開關仲裁算法設計采用兩階段仲裁模式，第1階段為輸出端口的仲裁，第2階段為輸入端口的仲裁。該算法可以按照仲裁過程分為3個步驟，第1步主要完成用于仲裁過程相關信息的初始化，第2步完成輸出端口對輸入請求的響應過程，第3步完成輸入端口最后對輸出響應的接受過程即匹配，3個步驟詳細描述如下：

第1步 初始化請求矩陣RST、響應權值矩陣GRT以及接受權值矩陣APT, RST記錄輸入端口到輸出端口的請求情況，GRT記錄仲裁過程使用的相鄰端口的NBL信息，APT記錄仲裁使用的本地端口IBL信息。當第1步完成之后，算法執行第2步；

第2步 輸出端口根據RST元素對應的響應權值進行仲裁，如果有多個AI類型的請求，那么優先響應AI對應NBL最大的請求，如果AI類型請求對應的NBL最大值相等，則按隨機規則進行仲裁；對于非AI類型的請求，按GRT列NBL元素最大值進行仲裁，如果對應請求NBL相等，則按隨機規則進行仲裁，當響應完成后，算法執行第3步；

第3步 輸入端口根據APT元素對應的接受權值進行仲裁，如果有多個AI類型的響應，那么優先響應AI對應IBL最大的請求進行仲裁，對于IBL值相等則按隨機規則進行仲裁；對于非AI類型的請求，按APT行元素最大IBL值進行仲裁，如果行元素IBL值相等則按隨機規則進行仲裁。當第3步完成之后，算法重新執行第1步。

4 仿真環境及參數配置

NoC的主要性能指標包括平均端到端時延、吞吐、緩存等待時延、鏈路利用率以及緩存利用率；為對比基于 BSTS仲裁算法的 PAPR路由器性能(PAPR-BSTS)，分別對經典的4階段虛信道路由器和PAPR進行了仿真。經典虛信道路由器分別采用輪詢仲裁算法(GVCR-RR)和兩次迭代的iSLIP[12]仲裁算法(GVCR-iSLIP-2)。仿真基于8×8 2D Mesh網絡，軟件平臺為網絡仿真軟件 OPNET。路由器每個輸入端口設置4條虛信道，每條虛信道的緩存深度為8個微片。分組的長度為16個微片，分組到達過程服從 Poisson分布。合成流量模式在空間的分布包括：均勻流量模式、矩陣轉置流量模式以及龍卷風流量模式[13]。路由算法采用當前 Mesh網絡中普遍采用的維序X-Y路由算法。另外我們采用了兩類實際應用驅動流量模型：MPEG-4和視頻對象平面解碼(Video Object Plane Decoder, VOPD)。采用文獻[13]中的配置方法將MPEG-4實現在4×3 NoC平臺上，將VOPD實現在4×4的NoC平臺上。這種模型是根據特定環境中所使用器件的專有流量模型，正是由于它的特定應用才使得仿真中比合成流量模型更復雜更具有實際意義。

5 仿真結果與分析

圖4(a)和圖4(b)為3種合成流量模式下網絡時延和吞吐曲線。與iSLIP兩次迭代的GVCR網絡相比，PAPR路由器對平均端到端時延和吞吐率性能都有很大改善，平均端到端時延和吞吐能夠改善24.5%和27.5%；與RRM的GVCR相比，時延和吞吐能夠改善39.2%和47.2%。圖4(c)所示為MPEG-4流量模型時延吞吐曲線，由圖可知，當網絡的吞吐率大于46 Gbit/cycle時，網絡開始飽和時延呈指數上升，隨著飽和程度進一步增大，由于PAPR路由器能充分利用路由器緩存資源，可減少空閑緩存概率。當吞吐率為 60 Gbit/cycle時，采用 PAPR路由器網絡時延為63個周期，而采用GVCR路由器網絡的時延為402個周期。整個網絡的飽和時延平均降低了29.2%。圖4(d)所示為VOPD流量模型的時延吞吐曲線，由圖可知，當網絡的吞吐率小于307.4 Gbit/cycle時，分組中在網絡中競爭不明顯，時延相差不大。隨著飽和程度的進一步增大，當吞吐率大于360.2 Gbit/cycle時，采用GVCR路由器的網絡平均時延迅速增大。當網絡吞吐率為 388.6 Gbit/cycle網絡進入飽和，在達到相同的飽和狀態下PAPR網絡的平均時延降低了35.1%。這是因為PAPR路由器在低負載及中度負載的情況下，提前分配機制一方面降低了路由器的關鍵路徑時延，另一方面可保證下游路由器空閑虛信道得到充分利用，而仲裁過程微片數目多的緩存又可保證較高的優先級，因此緩解了路由器端口內緩存的阻塞問題。這與文獻[9,10]不同，文獻[9]中的投機路由器結構是對新到來的微片進行投機，以此達到虛信道分配和開關分配的并行，但是當網絡進入飽和后，由于端口內的競爭較激烈，所以投機不成功的概率增大，當開關投機不成功時必須重新進行開關分配，而且投機過程中對微片所在的隊列未進行區分等級，因此性能降低。這種路由器與經典虛信道路由器相比，平均時延降低17.2%，吞吐率提高18.9%；文獻[10]中采用分類投機方式縮短路由器流水線深度，這種路由器對投機和非投機的請求設置不同優先級，請求的優先級可根據不同仲裁單元而動態變化，所以網絡投機成功性能得到提升，但是網絡負載較大時，分類投機成功的概率仍會降低。與經典虛信道路由器相比，平均時延降低19.2%，吞吐率提高20.5%。總體來說，這兩類路由器在高負載情況下投機成功的概率大大降低，所以當網絡注入繼續增大時性能提升不明顯。另外在仲裁過程中未考慮緩存的實時信息情況，投機過程導致了分組對緩存利用并不公平，所以路由器緩存利用率并不高。PAPR路由器的提前分配機制可提供盡最大努力縮短流水，仲裁過程參考了緩存信息，平均時延降低了 25.4%，吞吐率提高了26.8%。因此PAPR路由器性能優于文獻[9,10]中提出的路由器結構。

文獻[9]的投機路由器在投機過程未考慮微片在兩個階段仲裁緩存空閑情況，例如：兩個分組可能同時請求同一個輸出端口，但其中1個分組占用多個路由器節點緩存，而另1個分組未占多個路由器緩存，如前者投機失敗則導致1個分組占用多個緩存。最終降低鏈路利用率。另外基于維序X-Y算法的2D Mesh網絡中X與Y維鏈路利用率并不均衡，投機路由器并不能緩解這種情況。為分析PAPR對網絡鏈路利用率的影響，取圖 4(a)所示均勻流量模式下注入速率為0.025，該配置可使網絡工作在飽和狀態下。圖5所示為8×8 Mesh網絡中心區域的36條LU(Link Utilization)示意圖，對于大多數中心區域鏈路來說，與GVCR-iSLIP-2相比，PAPR路由器提高了網絡的LU，這使得分組通過網絡中心區域的概率增大，緩解了中心區域鏈路的壓力并提高了網絡資源的利用率。

圖4 不同流量模式的網絡性能曲線

圖5 均勻流量模式下的鏈路利用率示意圖

文獻[10]分類投機路由器當網絡負載較大時，雖可使投機請求具有較高優先級來提高性能，但會使隊列等待時間并不公平，分組平均隊列等待時間反而會增大，緩存利用率降低。為研究PAPR在等待時延性能的改善，圖6給出網絡中心節點(3,3)兩個隊列等待時間曲線，很明顯PAPR降低了每個緩存的分組等待時間，一是因為提前分配策略能盡力而為利用空閑緩存；另一方面，在網絡接近飽和時，頭微片預約的虛信道緩存仍處于空閑而不能被后續微片利用，而新仲裁機制可緩解空閑虛信道緩存的阻塞問題，提前釋放虛信道，提高資源利用率。因此進一步給出(3,3)節點兩個輸出方向的平均緩存利用率，如圖7所示，與GVCR-iSLIP-2相比，PAPR未降低每個虛信道緩存處于0-6個微片空閑狀態的概率，但降低了緩存處于7-8個微片空閑的概率，即大大降低了緩存完全是空的概率，這與新仲裁設計目標相吻合，結果表明PAPR將端口內緩存平均利用率最大可提高4.5%。

圖6 均勻流量模式下的緩存等待時間

圖7 緩存空閑概率

6 硬件及功耗開銷

由上節的仿真結果可知，與經典虛信道路由器相比，PAPR路由器性能優勢明顯。本節主要說明PAPR路由器的實現成本代價，使用Verilog硬件表述語言對以上兩種路由器模型進行建模，采用 ISE 11.3.0工具，在 Xilinx公司 Virtex 5系列的XC5VFX70T芯片上進行了設計實現，綜合仿真結果如表1所示。綜合結果顯示，與采用兩次迭代的經典虛信道路由器相比，PAPR查找表(邏輯單元)只增加了8.7%，而寄存器單元只增加了0.32%。可見采用提前分配路徑的PAPR路由器硬件成本增加很少。

表1 硬件資源消耗對比

通過功耗仿真軟件Orion2.0[14]，在45 nm工藝下我們對8×8 2D Mesh網絡中單個路由器的平均功耗進行了仿真，仿真結果如表2所示，與GVCRRR相比，GVCR-iSLIP-2功耗增加了1.7%, PAPR路由器功耗增加了5.9%。可見采用提前分配路徑的PAPR路由器功耗增加很少。

表2 路由器平均功耗(W)

7 結論

片上路由器是片上網絡研究的關鍵問題之一，路由器的性能影響著片上網絡的最終性能。本文針對經典虛信道路由器存在的問題，根據分組在網絡路徑中的分布特性，提出一種提前分配路徑的虛信道路由器。通過將網絡中緩存信息引入到路由器的仲裁中，不但降低了分組在網絡中關鍵路徑時延，而且緩解了空閑虛信道阻塞帶來的虛信道利用率低的問題。仿真結果表明，本文提出的路由器結構在相同的網絡配置下，網絡時延可降低 24.5%，吞吐率提高 39.2%，端口平均緩存利用率最大可提高4.5%。綜合結果表明，PAPR導致路由器邏輯只增加8.7%，路由器平均功耗增加僅為5.9%。

[1]馮超超, 魯中海, 張民選, 等. 片上網絡中一種單周期 2 GHz無緩沖路由器[J]. 國防科技大學學報, 2011, 33(6): 43-47.

Feng Chao-chao, Lu Zhong-hai, Zhang Min-xuan,et al..A 1-cycle 2 GHz bufferless router for network-on-chip[J].Journal of National University of Defense Technology, 2011,33(6): 43-47.

[2]齊樹波, 李晉文, 樂大珩, 等. 面向片上網絡路由器漏流功耗優化的自適應緩沖管理策略[J]. 計算機研究與發展, 2011,48(12): 2400-2409.

Qi Shu-bo, Li Jin-wen, Yue Da-heng,et al..Adaptive buffer management for leakage power optimization in NoC routers[J].Journal of Computer Research and Development,2011, 48(12): 2400-2409.

[3]李麗, 萬健, 王佳文, 等. 基于包-電路交換的片上網絡回退轉向路由算法[J]. 電子與信息學報, 2011, 33(11): 2759-2763.

Li Li, Wan Jian, Wang Jia-wen,et al..NoC retrograde-turn routing algorithm based on packet-circuit switching[J].Journal of Electronics&Information Technology, 2011,33(11): 2759-2763.

[4]常政威, 熊光澤, 桑楠, 等. 基于電壓島的能量和可靠性感知NoC映射[J]. 計算機輔助設計與圖形學學報, 2009, 21(1):19-26.

Chang Zheng-wei, Xiong Guang-ze, Sang Nan,et al..Energy-and reliability-aware mapping for NoC implemented with voltage islands[J].Journal of Comuputer-Aided Design&Computer Graphics, 2009, 21(1): 19-26.

[5]王堅, 李玉柏, 蔣勇男. 片上網絡通信性能分析建模與緩存分配優化算法[J]. 電子與信息學報, 2009, 31(5): 1059-1062.

Wang Jian, Li Yu-bai, and Jiang Yong-nan. Communication performance analytical model and buffer allocation optimizing algorithm for network-on-chip[J].Journal of Electronics&Information Technology, 2009, 31(5):1059-1062.

[6]葛芬, 吳寧. 面向特定應用的片上網絡低能耗拓撲生成方法[J]. 系統工程與電子技術, 2010, 32(8): 1754-1759.

Ge Fen and Wu Ning. Low energy topology generation approach for application-specific network on chip[J].System Engineering and Electronics, 2010, 32(8): 1754-1759.

[7]Dally W J. Virtual-channel flow control[C]. IEEE the 17th Annual International Symposium on Computer Architecture(ISCA), Seattle, Washington, 1990: 60-68.

[8]Daniel U B and Dally W J. Allocator implementations for network-on-chip routers [C]. IEEE the Conference on High Performance Computing Networking, Storage and Analysis(SC), Portland, USA, 2009: 1-12.

[9]Peh L S and Dally W J. A delay model and speculative architecture for pipelined routers[C]. IEEEInternational Symposium on High-Performance Computer Architecture(HPCA), Leone, Mexico, 2001: 255-266.

[10]Mullins R, West A, and Moore S. The design and implementation of a low-latency on-chip network[C]. Asia and South Pacific Conference on Design Automation(ASPDAC), Pacifico, Yokohama, 2006: 24-27.

[11]Matsutani H, Koibuchi M, Amano H,et al.. Prediction router: yet another low latency on-chip router architecture[C]. IEEE International Symposium on High Performance Computer Architecture(HPCA), Raleigh, North Carolina,USA, 2009: 367-378.

[12]McKeown N. The iSLIP scheduling algorithm for inputqueued switches[J].IEEE Transactions on Networking,1999, 7(2): 188-201.

[13]鄧植, 顧華璽, 楊銀堂, 等. 基于拓撲劃分的片上網絡快速映射算法[J]. 電子與信息學報, 2011, 33(12): 3028-3034.

Deng Zhi, Gu Hua-xi, and Yang Yin-tang. A fast topology partition based mapping algorithm for Network-on-Chip(NoC)[J].Journal of Electronics&Information Technology,2011, 33(12): 3028-3034.

[14]Wang H, Zhu X, Peh L S,et al..Orion: a powerperformance simulator for interconnection networks[C].IEEE Internation on Microprocessor, Istanbul, Turkey,2002: 294-395.