基于IEEE1149.4標準的參數測試系統的設計

凌 云 何淑珍

（湖南工學院，湖南 衡陽 421002）

隨著集成電路的高速發展，聯合行動測試組（JTAG）提出了邊界掃描測試技術，形成了IEEE1149.1邊界掃描測試標準[1]以及IEEE1149.4混合信號電路邊界掃描測試總線標準[2]，為電路測試提供了很好的解決方案。

目前許多基于IEEE1149.4標準的電路測試系統設計均采用單片機作為主控制器[3-4]。考慮到FPGA較強的靈活性與可擴展性，本文使用FPGA作為電路參數測試的主控制器，設計一個電路參數測試系統。實驗表明，該系統設計合理，能對被測板進行參數測試。

1 IEEE 1149.4標準簡介

IEEE1149.4標準是對IEEE1149.1標準的擴充，保持了IEEE1149.1標準中的測試存取口（TAP）以及數字邊界模塊（DBM），增添了對模擬電路參數測試的模擬測試存取口（ATAP：由AT1與AT2兩根線構成）、測試總線接口電路（TBIC）、模擬邊界模塊（ABM）以及兩根內部模擬測試總線（AB1、AB2）[5]。

AT1與AT2構成了模擬虛擬探針，測試激勵由AT1進入，由AB1發送到核心電路或通過一個引腳到達外部電路，測試響應經由AB2傳送至AT2輸出。

2 參數測試方法

系統通過邊界掃描測試總線（TMS、TCK、TDI、TDO）對被測電路施加測試向量，控制被測板中符合IEEE1149.4標準的芯片的測試總線接口電路（TBIC）和模擬邊界模塊（ABM）的開關矩陣，完成混合電路邊界掃描測試鏈路的配置，形成的虛擬探針通路。通過向虛擬探針AT1施加直流或交流激勵、AT2讀回測試響應，便可計算出電阻的阻值或電容的容值。參數測試方法如圖1所示。

圖1 參數測試方法Fig.1 The method of parametric test

其中，US為模擬電壓激勵值，U為響應電壓值，f為正弦激勵的頻率，RS為已知的電阻，則待測電阻、電容的計算公式為：

3 測試系統設計

系統主要由邊界掃描控制器、USB通信模塊、激勵產生模塊和信號調理模塊和AD采樣模塊構成，其結構如圖1所示。

圖2 系統硬件結構圖Fig.2 Structure diagram of the hardware system

4 系統測試驗證

以電容測試為例，測試一個容值為1μF的電容，RS阻值為1kΩ，交流激勵頻率為1kHz，采集10次響應數據進行平均，得出被測電容容值為1.028μF，測試誤差為2.8%。實驗結果表明系統能夠完成參數測試，并且測試誤差較小。

5 結論

本文基于IEEE1149.4標準設計了一個用FPGA進行控制的參數測試系統，并對其功能進行了驗證，實驗結果表明該系統測試方法簡單，測試過程迅速，測試結果準確。該系統為混合電路測試提供了一個很好的解決方案，具有重要的應用價值。

［1］IEEE Std 1149.1—1990：IEEE Standard Test Access Port and Boundary-Scan Architecture[S].IEEE Computer Society,1990.

［2］IEEE Std 1149.4—2010：IEEE Standard for a Mixed Signal Test Bus[S].IEEE Computer Society,2010.

［3］Li Yan-ping,Le Jia.Design of Analog Test Hardware Platform Based on IEEE1149.4，The Ninth International Conference on Electronic Measurement&Instrument,2009.

［4］張西多,易曉山,胡政.基于IEEE1149.4的混合信號邊界掃描測試控制器設計[J].自動化測試,2006,14(5).

［5］陳圣儉,張勝滿,周燕,陳健.基于IEEE 1149.4標準的混合電路測試系統設計[J].計算機測量與控制,2009.17(9)：1673-1675.

［6］錢峰.EZ-USB FX2單片機原理、編程及應用[M].北京：北京航空航天大學出版社,2006.