基于內插的符號同步算法設計＊

田麗娟 楊 平

（中國船舶重工集團公司第七二二研究所 武漢 430079）

1 引言

在數字通信系統中，符號同步不僅要求準確檢測到數據的起始位置，還需要確定在每個碼元間隔的什么時刻以符號速率進行周期性地采樣和判決，符號同步算法的優劣對降低接收端的誤碼率起到了至關重要的作用。對于數據起始位置的確定一般是通過集中插入特殊的訓練序列，利用局部自相關函數的單峰特性來識別同步頭。在碼元周期間隔內，最佳采樣時刻由信號波形決定，可能位于碼元中間時刻，也可能是碼元起始時刻或終止時刻，實際可行的方法層出不窮，如傳統的鎖相環法、早遲門同步法、Gardner算法［1］、數字濾波平方算法［2］、內插估值法［3］等。其中，內插估值法源于數值分析中多項式插值的思想，是指利用定時誤差來控制內插濾波器［4～5］對采樣數值進行某種插值運算，以使其逼近最佳采樣時刻的信號值。

本文首先針對數據起始時刻的確定，提出一種能有效降低虛警概率的多同步頭聯合檢測算法，并通過Matlab仿真比較其性能。接著簡要介紹通常所用的內插估值方法的基本原理。最后討論一種基于最大似然估計的等分內插逼近法，并在存在一定頻偏的情況下，通過Matlab仿真討論分析了過采樣數及訓練序列長度對誤碼性能的影響。

2 同步頭聯合檢測方法

通常數據以幀為基本單位進行傳輸，對于數據起始位置的確定一般是集中插入特定的訓練序列，利用其具有尖銳單峰特性的局部自相關函數來判別。為了提高正確檢測概率pc和降低虛警概率pf，可以增長訓練序列長度，但同時傳輸的開銷會增大，使得傳輸信息的有效性降低。在確定同步頭長度時，需要兼顧檢測的可靠性和傳輸的有效性，兩者折中處理，一般同步頭長度選取為數據長度的5%～10%較為合理［6］。 鑒 于 此，提出了多同步頭聯合檢測的算法，其原理如圖1所示。

圖1 多同步頭聯合檢測示意圖

其具體做法是對于連續m幀數據，將每幀數據的同步頭提取出來，并行檢測這m幀數據內總共能識別出多少個同步頭，將累加結果與一預先設定的門限值Nth進行比較，這種做法可以在不增加每幀數據同步頭長度的前提下大幅度提高檢測的可靠性。

對于單個同步頭檢測方法，作如下性能仿真：

在誤碼率p＝0.1的條件下，同步頭為8個比特碼元，通過仿真得出pc、pf相對于門限值的性能曲線如圖2所示。

對于多個同步頭聯合檢測方法，作如下性能仿真：

在誤碼率p＝0.1的條件下，同步頭為8個比特碼元，單同步頭檢測的判決門限設為6，檢測的數據幀數m設為16，則通過仿真得出pc、pf相對于門限值的性能曲線如圖3所示。

圖2 單同步頭檢測

圖3 多同步頭檢測

比較原始的與改進后的仿真結果：圖3相對于圖2，其正確檢測概率pc隨著門限值Nth增大有明顯提高，而虛警概率pf隨著門限值Nth增大大幅度降低。由此可得出如下結論：多同步頭聯合累加檢測算法的檢測性能明顯優于單一同步頭檢測方法。

3 內插估值的基本原理

內插的基本思想是接收端采用獨立于碼元周期T的固定采樣時鐘周期Ts采樣，正確的定時樣值點是通過對連續幾個采樣點做插值計算得到的近似值，如圖4所示：樣值點kT的值是通過對（mk－1）Ts，mkTs，（mk＋1）Ts，（mk＋2）Ts這四個原始采樣值作內插運算獲得的。其中mk稱為基本指針，用于決定參與計算內插值R（kT）的信號樣點集；uk稱為分數間隔，用于指示內插估值點并用來確定內插濾波器的樣點值［7］。

圖4 固定采樣點與定時樣值點關系圖

數字內插濾波器的基本方程為

式（1）中uk的提取是有效實現準確內插同步的關鍵，通常由NCO控制器來完成。每次進行內插運算時，都需要根據不同的uk值來更新內插濾波器的系數。

4 最大似然估計

4.1 最大似然估計原理

4.2 最大似然估計器

基于判決修正方法（DD）的最大似然誤差估計是利用數據符號的估計來使定時估計的似然函數最大化，其數學表達式如式（6）：

基于非判決修正方法 （NDD）的最大似然誤差估計的數學表達式：

文獻［9］給出了式（7）兩種非線性替換形式：一種采用絕對值近似的非線性形式（AVN）：

另一種采用平方率近似的非線性形式（SLN）：

文獻［10］給出了另一種非線性形式（FLN）；

5 內插逼近方法

5.1 基本原理及實現步驟

采用基于判決修正方法（DD）的最大似然估計，即運用式（6）計算ΛL。等分內插逼近法的具體步驟歸納如下：

1）將接收信號經過匹配濾波器后以K倍速率進行采樣，在一個符號周期內得到K個采樣值分別為x（1），x（2），…，x（k），逐個計算每個樣本的似然函數值ΛL，找到較大的兩個ΛL值所對應的樣本值，分別標示為x1（a）和x1（b）。從理論上講，在一個符號間隔內以兩倍的符號速率采兩個樣值，只要保持這兩個樣值分別位于峰值兩側即可實現逐次內插逼近最佳定時時刻。當內插逼近次數n＝1時，取x1（a）和x1（b）等分點，記為x1（c）；

2）當內插逼近次數n＝2時，在完成1）的基礎上，計算x1（a）、x1（b）和x1（c）的似然函數值ΛL，找到較大的兩個ΛL值，例如此時x1（b）和x1（c）的ΛL值較大，則將x1（b）標記為x2（a），x1（c）標記為x2（b），再取這兩個值的等分點得到最佳定時位置，記為x2（c）；

3）當內插逼近次數n＝3時，完成上述1）2）后，計算x2（a）、x2（b）和x2（c）的似然函數值ΛL，找到較大的兩個，依次標記為x3（a）和x3（b），再在這兩個值之間進行等分內插得到最佳定時位置x3（c）；

當n＞3時，重復執行步驟3）即可。由上述逐次內插逼近的步驟可知，最佳定時位置的精確度主要由逼近的次數n決定。經觀察得出：逼近次數n與相鄰估值點的間距Δ的關系為：Δ＝2－（n＋2）T，n＝1、2、…。所以，當逼近次數n＝4時，定時同步可達到的精度為碼元周期的1／64，此時計算似然函數的總次數為n＋1＝5，其運算量僅等價于對5個采樣點進行似然函數計算，通常達到同樣的精度則需要對64個采樣點的似然函數都進行計算并作比較。于是可看出此算法在取得同樣定時精度的情況下，能明顯減少運算量。

5.2 仿真結果與分析

使用matlab軟件對本算法進行仿真分析，仿真參數設置如下：

目標價格水平發生變化時，上述市場均衡會發生一系列反應從而達到新的均衡。根據Muth和Gardner的方法，我們將上述結構模型進行全微分，并利用克萊姆法則將其求解后得到模型的最終形式，即外生變量變化引起的內生變量變化率。

調制方式：GMSK（同樣也適用于MSK、MPSK等其他調制方式）；

濾波器：發送端高斯低通濾波器BT＝0.3，接收端高斯低通濾波器BT＝0.5（如選用其他調制方式，如MPSK，可選用升余弦根濾波器）；

載波頻率：正弦載波fc＝2800Hz；

符號速率：f＝3200bps；

過采樣因子：K＝8、16，即抽樣頻率fs＝Kf；同步頭長度：L＝32、256；

頻偏：Δf＝70Hz；

所加噪聲：加性高斯白噪聲；

逼近次數：n＝4（相當于每個符號過采樣64個樣值點）。

圖5 Δf＝70Hz，L＝32和256時過采樣數K對誤碼率的影響

采用基于判決修正方法（DD）的最大似然估計方法，仿真結果如圖5所示。

不難發現：過采樣因子K和同步頭長度L的增大都會使誤碼率降低，但對于相同長度的同步頭，過采樣數K的增加，對誤碼率性能改善并不大，而該性能更多的是受同步頭長度的影響。運用此方法時，提高過采樣率對提高定時同步的精度意義并不大，可以通過不斷增加內插逼近次數來獲得更好的誤碼性能。

6 結語

本文提出的符號同步算法具有性能優良，算法高效，實現簡單的特點。運用多同步頭聯合累加檢測方法，能更加有效地提高正確檢測概率，同時具有良好的數據傳輸開銷；此同步頭同時作為訓練序列，利用最大似然估計的思想，通過等分內插逼近的方法準確找到每個碼元內的最佳采樣時刻，只要內插逼近的次數足夠多，就能達到滿意的誤碼性能。

［1］Gardner F M.Interpolation in digital modems–part I：Fundamentals［J］.IEEE Transaction On Communications，1993，41（3）：501－507.

［2］Martin Oerder，Heinrich Meyr.Digital filter and square timing recovery［J］.IEEE Transaction On Communications，1988，36（5）：605－612.

［3］Cowley W G，Sabel L P.The performance of two symbol timing recovery algorithm for PSK demodulators［J］.IEEE Transaction On Communications，1994，42（6）：2345－2355.

［4］Vesma J，Saramaki T.Interpolation Filters with Arbitrary Frequency Response for all digital Receivers［J］.IEEE Int.Symp，1996：568－571.

［5］Jaume Riba.A Performance Lower Bound for Quadratic Timing Recovery Accounting for the Symbol Transition Density［J］.IEEE Transactions on Signal Processing，2004，52（11）：3278－3288.

［6］侯戰斌.數字化鑒頻與位幀同步技術研究［D］.北方工業大學，2007：19－20.

［7］Lays.Erup F M，Gardner R A，Harris.Interpolation in digital modems－Part II：Implementation and Performance［J］.IEEE Transaction On Broadcasting，1993，41（6）：998－1008.

［8］肖瓏矯.突發通信中接收機的定時同步技術研究［D］.哈爾濱工程大學，2005：28－29.

［9］Ging Liu，Che Wei.Timing recovery techniques for digital cellular radio with pi／4DQPSK modulation［J］.Processing of ICC－92，1992：190－196.

［10］Andrea N D，Mengali U.A simulation study of clock recovery in QPSK and 9QPRS systems.IEEE Transaction On Commu－nications，1985，10：1139－1142.