邊界掃描技術(shù)在某導(dǎo)航雷達(dá)控制電路板測(cè)試與診斷中的研究運(yùn)用＊

柳 穎 馬溧梅 張 靜

（海軍七〇二廠 上海 200434）

1 引言

隨著納米數(shù)量級(jí)制造工藝的使用和大規(guī)模集成電路的發(fā)展，集成電路的集成速度快速增加，同時(shí)其封裝管殼尺寸變得越來(lái)越小，F(xiàn)PGA、DSP器件以及BGA封裝器件在最新產(chǎn)品中得到了大量的應(yīng)用［1］。這些改變?yōu)殡娐吩O(shè)計(jì)帶來(lái)了很大的便利，如其功耗的降低、面積的減小等；同時(shí)，它也帶來(lái)了一些困擾。例如，由于功能模塊或芯片內(nèi)部節(jié)點(diǎn)變得無(wú)法探測(cè)，使得電路調(diào)試工作存在一定的困難，因?yàn)闇y(cè)試過(guò)程中無(wú)法使用測(cè)試探筆，導(dǎo)致大量故障變得很難測(cè)試，甚至根本沒(méi)有物理測(cè)試點(diǎn)。由于芯片或器件封裝的減小，管腳密度增大，從而大幅度提高了單位PCB電路板上的器件密度，增加了互聯(lián)測(cè)試的難度，降低了芯片互聯(lián)的可靠性［1］。這類芯片的測(cè)試與診斷問(wèn)題對(duì)傳統(tǒng)的診斷方法提出了更高的要求，由于傳統(tǒng)測(cè)試技術(shù)面臨的測(cè)試?yán)щy的增多，需要一種新的測(cè)試?yán)砟詈蜏y(cè)試技術(shù)來(lái)解決傳統(tǒng)測(cè)試方法所無(wú)法解決的問(wèn)題。邊界掃描技術(shù)應(yīng)運(yùn)而生［8］。邊界掃描技術(shù)作為一種國(guó)際標(biāo)準(zhǔn)，提供了一套完整的、標(biāo)準(zhǔn)化的超大規(guī)模集成電路測(cè)試性設(shè)計(jì)方法，能克服測(cè)試復(fù)雜數(shù)字電路的技術(shù)障礙，利用它可以實(shí)現(xiàn)芯片級(jí)、板極和系統(tǒng)級(jí)的測(cè)試。基于邊界掃描測(cè)試技術(shù)的故障診斷突破了傳統(tǒng)的管腳接觸式檢測(cè)理論和手段，可以解決其他技術(shù)無(wú)法完成的超大規(guī)模集成電路的測(cè)試問(wèn)題，可以解決新型電子裝備中含可編程超大規(guī)模集成電路器件（CPLD及FPGA）、微處理器和數(shù)字信號(hào)處理器（DSP）等器件的電路板的板級(jí)測(cè)試和系統(tǒng)級(jí)測(cè)試問(wèn)題，己日益成為可測(cè)試性設(shè)計(jì)中應(yīng)用最為廣泛的技術(shù)之一，并己經(jīng)形成了一系列的國(guó)際標(biāo)準(zhǔn)［7］。

本文介紹了邊界掃描技術(shù)的原理、優(yōu)點(diǎn)。通過(guò)提出某導(dǎo)航雷達(dá)控制電路板的測(cè)試與診斷問(wèn)題，運(yùn)用邊界掃描技術(shù)，給出了該電路板的測(cè)試與診斷解決方法。可以將故障迅速定位到芯片的管腳以及芯片管腳之間的連線上，提高了測(cè)試的可靠性和測(cè)試效率。

2 邊界掃描技術(shù)

2.1 邊界掃描技術(shù)簡(jiǎn)介

邊界掃描測(cè)試技術(shù)是聯(lián)合測(cè)試行動(dòng)組（JTAG）于1987年提出一種新型的電路板可測(cè)性設(shè)計(jì)方法。1988年，IEEE和JTAG組織達(dá)成協(xié)議，共同開(kāi)發(fā)邊界掃描測(cè)試架構(gòu)，并于1990年形成了IEEE 1149.1標(biāo)準(zhǔn)，也稱為JTAG標(biāo)準(zhǔn)［6］。到目前為止，邊界掃描技術(shù)已經(jīng)成為一種比較成熟的技術(shù)，現(xiàn)已為全世界絕大部分的IC設(shè)計(jì)制造商所采用。它為芯片的邏輯和封裝提供了一種方便簡(jiǎn)捷的快速測(cè)試接口，從而替代了傳統(tǒng)的利用探針測(cè)試芯片的方法。這種測(cè)試過(guò)程不僅體現(xiàn)在芯片制造生產(chǎn)期，還可以用來(lái)改進(jìn)電路錯(cuò)誤檢查和隔離的能力。JTAG端口在幾乎所有使用高性能數(shù)字器件的印刷電路板中都會(huì)出現(xiàn)，這就為采用基于邊界掃描技術(shù)來(lái)測(cè)試PCB提供了基本條件。

2.2 邊界掃描技術(shù)原理

圖1 邊界掃描結(jié)構(gòu)圖

邊界掃描測(cè)試機(jī)制是通過(guò)邊界掃描測(cè)試總線和設(shè)計(jì)在器件內(nèi)的邊界掃描結(jié)構(gòu)（如圖1所示）實(shí)現(xiàn)的。邊界掃描測(cè)試總線主要完成測(cè)試向量輸入，測(cè)試響應(yīng)向量輸出和測(cè)試控制功能，由4根（5根）測(cè)試總線構(gòu)成［6］。器件內(nèi)邊界掃描結(jié)構(gòu)主要由TAP測(cè)試存取口（又稱JTAG口）、TAP控制器和若干寄存器組成。TAP控制器接收來(lái)自邊界掃描測(cè)試總線的命令并且控制邊界掃描單元的行為，從而實(shí)現(xiàn)對(duì)器件管腳狀態(tài)的設(shè)定、讀取和隔離定位。TAP總共包括5個(gè)信號(hào)接口：測(cè)試時(shí)鐘輸入信號(hào)（TCK）、測(cè)試模式選擇信號(hào)（TMS）、測(cè)試數(shù)據(jù)輸入信號(hào)（TDI）、測(cè)試數(shù)據(jù)輸出信號(hào)（TDO）、測(cè)試復(fù)位信號(hào)（TRST）。TRST是一個(gè)可選的測(cè)試線，當(dāng)邏輯“0”施加于TRST端口時(shí)，TAP的測(cè)試邏輯異步強(qiáng)制進(jìn)入復(fù)位方式。

2.3 邊界掃描測(cè)試方法的優(yōu)點(diǎn)

基于邊界掃描（JTAG）的PCB測(cè)試能以非傳統(tǒng)的方式獲得PCB電氣連接性的信息，它具有如下優(yōu)點(diǎn)［1］：

1）方便芯片的故障定位，迅速、準(zhǔn)確地測(cè)試兩個(gè)芯片管腳的連接是否可靠，提高測(cè)試、檢驗(yàn)效率；

2）采用無(wú)物理接觸的“虛”導(dǎo)通訪問(wèn)，無(wú)需外加硬件電路，測(cè)試起來(lái)簡(jiǎn)潔快速，且準(zhǔn)確安全［10］；

3）對(duì)掛在JTAG接口的芯片上的存儲(chǔ)器（SRAM、DPRAM、SDRAM、FIFO、FLASH 等）、模擬芯片以及功能電路進(jìn)行測(cè)試；

4）對(duì)具有JTAG口的現(xiàn)場(chǎng)可編程器件實(shí)現(xiàn)在線編程功能［9］。

3 雷達(dá)控制電路板簡(jiǎn)介及總體測(cè)試思想

3.1 控制電路板簡(jiǎn)介

本文介紹的某導(dǎo)航雷達(dá)中的控制電路主要由27片可編程器件EPM7128SLC100和1片微處理器芯片AMDX5－133及大量的外圍電路包括RAM，ROM，F(xiàn)ALSH 組成。圖2為電路的原理框圖。該控制電路板在器件上使用了集成度較高的器件，芯片封裝采用了QFP100、PLCC52等多種表貼器件，器件引腳中心距離小，采用探筆測(cè)試會(huì)增加測(cè)試的風(fēng)險(xiǎn)，破壞電路的工藝；并且電路上的處理器芯片不能從電路板上拔下，所以采用邊界掃描技術(shù)是最佳的選擇［3］。

圖2 電路原理框圖

3.2 控制電路板測(cè)試診斷分析

對(duì)該控制板的測(cè)試使用了北京博基興業(yè)科技公司的ITEST－ATE電路板測(cè)試系統(tǒng)。根據(jù)被測(cè)控制板的電路特點(diǎn)，設(shè)計(jì)制作了專用的轉(zhuǎn)接電路板，轉(zhuǎn)接板用于實(shí)現(xiàn)測(cè)試系統(tǒng)與被測(cè)板件的連接，完成測(cè)試鏈路的控制以及與被測(cè)電路板上的邊掃器件組成測(cè)試鏈路的功能。圖3是測(cè)試與診斷系統(tǒng)整體框圖。

圖3 測(cè)試與診斷系統(tǒng)整體框圖

3.2.1 鏈路設(shè)計(jì)

該導(dǎo)航雷達(dá)控制電路板上有28片邊界掃描器件，27片EPM7128SLC100，1片微控制器芯片 AMD－X5－133SDZ。針對(duì)這種復(fù)雜的板子，在測(cè)試過(guò)程中分為6條鏈路，前5條鏈路中每條鏈路包括5片EPM7128SLC100LC100，第6條鏈 路 包 括 2 片 EPM7128SLC100LC100，1 片 AMD－X5－133SDZ，這樣在測(cè)試過(guò)程中可以提高測(cè)試信號(hào)的穩(wěn)定性和測(cè)試結(jié)果的可靠性。

3.2.2 RAM的測(cè)試

該導(dǎo)航雷達(dá)控制電路板主要有AS7C256、AS7C1024、DS1644、IBM025170這四種RAM。這些RAM一部分是掛在 EPM7128SLC100和 AMD－X5－133SDZ上面，一部分是跟D205接插件相連接的。對(duì)于掛在EPM7128SLC100上面的RAM，如圖2的D2201，通過(guò)控制EPM7128SLC100上與RAM相連接的引腳，可以控制RAM的讀寫(xiě)，把寫(xiě)入的數(shù)據(jù)跟讀出的數(shù)據(jù)做比較可以檢測(cè)出片子的好壞，以及引腳的焊接是否存在問(wèn)題。對(duì)于連接在接插件上面的RAM比如D1203可以做一個(gè)接口板，讓接口上面的所有引腳都連接到邊界掃描引腳上面，這樣所有的引腳都可以控制讀寫(xiě)，同樣可以檢測(cè)出這些芯片的質(zhì)量問(wèn)題。

3.2.3 FIFO的測(cè)試

電路板上面的FIFO主要包括CY7C425、CY7C460，這些片子主要掛在EPM7128SLC100上面做數(shù)據(jù)緩沖用，因此測(cè)試這類片子比較容易，跟RAM的測(cè)試類似，通過(guò)寫(xiě)腳本控制EPM7128SLC100與FIFO相連接的引腳，控制FIFO讀寫(xiě)數(shù)據(jù)，檢測(cè)出其質(zhì)量的好壞。

3.2.4 ROM的測(cè)試

被測(cè)電路板上的ROM主要包括M27C2001，M27C202，這些ROM主要為其他芯片提供地址線。比如D2404CY7C2001可以為RAM D1504AS7C256提供8位數(shù)據(jù)線，在測(cè)試中可以將D1504，D2404放到一起測(cè)試，通過(guò)EPM7128SLC100往D2404地址線送入數(shù)據(jù)，再通過(guò)EPM7128SLC100從D1504的IO端口讀出數(shù)據(jù)，從而同時(shí)檢測(cè)這兩個(gè)ROM芯片。

3.2.5 FLASH測(cè)試

FALSH部分主要由四顆AM29F040組成，地址線一部分由M27C2001芯片提供，一部分由D205提供，數(shù)據(jù)線是與微控制器芯片AMD－X5－133SDZ連接。FLASH芯片可以通過(guò)測(cè)試軟件自帶的FALSH檢測(cè)功能編程，通過(guò)循環(huán)讀寫(xiě)數(shù)據(jù)，準(zhǔn)確檢測(cè)出芯片的好壞，該測(cè)試軟件同時(shí)支持FLASH芯片的在線燒錄。

3.2.6 AD部分測(cè)試

AD部分的測(cè)試，只能整體測(cè)試其模塊功能的好壞，不容易定位到具體的引腳。D1901輸出的數(shù)字信號(hào)控制FIFO的地址信號(hào)線，F(xiàn)IFO的數(shù)據(jù)信號(hào)線輸出到EPM7128SLC100上面，主要通過(guò)對(duì)FIFO寫(xiě)入數(shù)據(jù)，再讀出數(shù)據(jù)做比較，判斷AD部分和FIFO好壞。

3.2.7 其他器件

對(duì)于控制電路板上面的74ACT245S，74LVTH16245ADL等74系列芯片，在測(cè)試RAM，F(xiàn)IFO等的過(guò)程中進(jìn)行完整的測(cè)試，如有數(shù)據(jù)通過(guò)鏈路，則判定此類器件正常。

3.3 測(cè)試與診斷系統(tǒng)的開(kāi)發(fā)流程

測(cè)試軟件的開(kāi)發(fā)工具為美國(guó)ASSET公司的Scan－Works開(kāi)發(fā)平臺(tái)。針對(duì)該控制電路板，測(cè)試軟件的開(kāi)發(fā)流程有以下幾個(gè)步驟：

1）在ScanWorks開(kāi)發(fā)環(huán)境中創(chuàng)建PCB系統(tǒng)板的工程，導(dǎo)入電路設(shè)計(jì)的網(wǎng)表文件。其中電路包括測(cè)試站的主板電路、轉(zhuǎn)接板電路以及被測(cè)的控制電路板電路。網(wǎng)表形式為allego網(wǎng)表。以上三個(gè)網(wǎng)表分別導(dǎo)入。

2）選擇創(chuàng)建掃描鏈的方式，一般選擇手動(dòng)建立。屬于邊界掃描的器件需要選擇BSDL文件，添加到掃描鏈路中去，非邊掃器件統(tǒng)稱為“Cluster”器件。添加時(shí)沒(méi)有先后順序，添加完成后單擊Build實(shí)現(xiàn)編譯。BSDL編譯沒(méi)有問(wèn)題后會(huì)生成后綴名為hgl的鏈路文件，該文件不僅包含了掃描鏈的信息還有掃描鏈上器件的信息。

3）一個(gè)工程中可以允許建立最多不超過(guò)七條的掃描鏈路，因此還需建立一個(gè)工程鏈路。本次測(cè)試過(guò)程使用了JTS10U橋片，使用該橋片擴(kuò)展了六條掃描鏈路。在建立掃描鏈之前先找到這個(gè)芯片的編譯文件，該文件的后綴名為adb。

4）橋片添加完成后，把電路板測(cè)試系統(tǒng)，轉(zhuǎn)接板，還有被測(cè)板上面的邊界掃描器件按照TDI、TDO的順序添加到相應(yīng)的鏈上。所有的器件都添加完成后，點(diǎn)make進(jìn)行編譯，編譯沒(méi)有問(wèn)題就表明鏈路添加已完成。

5）設(shè)定相應(yīng)規(guī)則后，分析網(wǎng)表，運(yùn)行測(cè)試程序檢查故障覆蓋率。在本次開(kāi)發(fā)過(guò)程中，故障覆蓋率≥85%，故障檢測(cè)率為93%。

4 結(jié)語(yǔ)

邊界掃描技術(shù)的出現(xiàn)是可測(cè)試性設(shè)計(jì)和測(cè)試思想的一次飛躍，它提供了一種完整的、標(biāo)準(zhǔn)化的電路板可測(cè)試性設(shè)計(jì)和測(cè)試方法［2］。采用邊界掃描測(cè)試技術(shù)實(shí)現(xiàn)某導(dǎo)航雷達(dá)控制電路板的互連性、簇測(cè)試以及器件功能的測(cè)試，達(dá)到故障定位的目的。通過(guò)在測(cè)試轉(zhuǎn)接板上放置具有邊界掃描功能的芯片與被測(cè)板上的控制芯片構(gòu)成測(cè)試簇，提高了電路測(cè)試的故障覆蓋率。該測(cè)試診斷方法的研究及運(yùn)用同樣適用于其他高集成度、高性能的復(fù)雜電路板件的維修測(cè)試與故障診斷，具有非常重要的實(shí)用價(jià)值。

［1］王石安，吳曉曄，徐鵬程.基于邊界掃描的BIST技術(shù)［C］／／第二十屆全國(guó)測(cè)試與故障診斷技術(shù)研討會(huì)論文集，2011，8：184－189.

［2］張學(xué)鋒，王彤威，王國(guó)龍.邊界掃描技術(shù)在微處理器電路板測(cè)試與診斷的研究［J］.計(jì)算機(jī)測(cè)量與控制，2010，18（6）：1250－1252.

［3］劉軍.基于邊界掃描技術(shù)的PCB測(cè)試［J］.中國(guó)科技信息，2010，16：130－132.

［4］陳巖申，王新洲，張波.基于FPGA的電路板自動(dòng)測(cè)試技術(shù)研究［J］.計(jì)算機(jī)測(cè)量與控制，2010，18（7）：1500－1502.

［5］李修杰.基于FPGA的邊界掃描測(cè)試系統(tǒng)的研究［J］.航空電子技術(shù)，2010（4）：28－30.

［6］IEEE std 1149.1－2001［8］.New York：The institute of Electrical and Electronics Engineers，Inc.，2001.

［7］陳亮，胡善偉，張重雄.邊界掃描技術(shù)及應(yīng)用［J］.航空計(jì)算技術(shù)，2009（1）：128－130.

［8］崔偉，馮長(zhǎng)江，丁國(guó)寶.基于單片機(jī)的邊界掃描實(shí)驗(yàn)系統(tǒng)的改進(jìn)設(shè)計(jì)與實(shí)現(xiàn)［J］.計(jì)算機(jī)測(cè)量與控制，2009，17（8）：1477－1478.

［9］張學(xué)斌.基于JTAG的互連測(cè)試技術(shù)［J］.電子產(chǎn)品，2004（5）：5－6.

［10］吳明強(qiáng)，趙文彥，杜影.基于VXI總線的多功能邊界掃描控制器的研制［J］.計(jì)算機(jī)測(cè)量與控制，2006，12（8）：856－858.