一種簡易數字信號傳輸性能分析儀的設計

摘 要：當前，簡易數字信號傳輸性能分析儀得到了市場的廣泛認可與應用，其是數字通信系統設計和檢測設備中的最佳通信測試儀器之一，在數字傳輸系統的工程施工和日常維護過程中發揮著重要的作用。本文所提及的簡易數字信號傳輸性能分析儀的設計是以STM32F103微處理器為技術支持，從而實現了系統的設計、實現與仿真，為進一步提高簡易數字信號傳輸性能分析儀的功能性提供了可能。

關鍵詞：數字信號傳輸性能分析儀；簡易；設計

數字傳輸技術的研發與應用方便了人們生活的各個方面，而為了便于完成對系統參數的測量與調試，不同類型的通信測試儀器層出不窮。在數字傳輸系統的工程施工和日常維護過程中，數字傳輸性能分析儀發揮著重要的作用，其是數字通信系統設計和檢測設備中的最佳通信測試儀器之一。當前，簡易數字信號傳輸性能分析儀得到了市場的廣泛認可與應用，本文將重點探討一種簡易數字信號傳輸性能分析儀的具體設計。

1 系統設計

如圖1所示，這是簡易數字信號傳輸性能分析儀的系統實現原理框圖。在整個系統設計中，信號發送、信號接收是主要的系統構成部分，信號發送部分是系統中的關鍵，采用了ARM（STM32F103）最小系統板，擁有m碼數字信號發生器、m碼高速偽隨機信號發生器、曼徹斯特編碼電路，其人機交互界面是基于STM32F103構建而成。

2 系統的實現

2.1 系統的硬件

2.1.1 信源電路

曼徹斯特碼、m序列是簡易數字信號傳輸性能分析儀的系統信源，通過f1（x）=1+x1+x2+x3+x4+x8來生成m序列V1的多項式，從中可得出曼徹斯特碼的輸出值，或得出與時鐘不同的輸出值。在系統信源中加入一個雙輸入的與門，安裝在雙輸入端異，或安裝在m序列發生器時鐘的門輸入clk。當CNT=1時，控制異或門。

2.1.2 TTL調幅電路及加法器電路模塊

在簡易數字信號傳輸性能分析儀的系統設計中引用了FPGA 編碼，其能產生10MHz頻率、3.3V電平幅值的偽隨機碼TTL電平，對于TTL電平信號的調節可通過電位器來控制。而系統中加法器電路模塊的設計取決于TTL調幅電路，經編碼的數字信號在經帶增益濾波輸出過程中會轉化成TTL電平信號，并將信號放大0.2～4.0倍。由于10MHz是偽隨機碼的最高頻率，因而選用THS4001來完成參數指標的實現。

2.1.3 整形電路模塊

系統中的整形電路模塊，其作用是進行模擬信號與數字信號的轉化，以實現對電路的FP-GA分析。由于經過前級電路（包括低通濾波、加燥、濾燥）的影響，曼徹斯特編碼所輸出的信號穩定性不足，極易影響FPGA解碼輸入信號檢測的準確性。為此，引用靈活性較強的LM311比較器可提高分析信號的準確度，通過比較電路對輸出信號進行減壓、負載，驅動DTL、RTL等管，最后向FPGA傳送信號。

2.2 系統的軟件

曼徹斯特編碼是該系統軟件中的主要成分，其具有較高的信道傳輸功能，究其原因是因為采用了數據與同步時鐘的統一編碼方式，充分發揮曼碼中的時鐘信號作用，創設零的直流分量條件，以促進接收器對同步時鐘的恢復及解調出同步數據，提高系統的抗干擾性能。通過軟件模式可實現對同步信號的提取，其操作原理以曼碼的特點為基準，利用測頻獲取通信速率，脈沖下降沿的捕獲可利用利用ARM片上定時器的捕獲功能來實現，對于寬、窄脈沖可通過判決來確定。若是寬脈沖，時鐘信號輸出為50%的占空比，Tb為周期的延時Tb/2，獲得V4-syn的時鐘。在整形后的輸入采樣過程中，第一次以3Tb/4的定時為準，在firstCode單元存入結果，此后的間隔采樣都以Tb/2的定時為主，在Second Code中存入結果。對于系統當前碼元1或0的確定，需要根據First Code與Second Code兩單元結果的上升沿、下降沿的判斷來得出，以確定V4并同步實現V4輸出與V4-syn。

3 系統的仿真

如圖2所示，在系統仿真圖的模擬示波器中，X通道表示同步時鐘信號輸入；Y通道表示待測信號輸入。當時鐘、碼元的數據滿足同步條件時，可通過調整示波器的觸發電平將實際測量的結果顯示為可觀察的眼圖，以判斷系統設計是否達到規定技術指標要求。

4 結論

綜上所述，本文簡易數字信號傳輸性能分析儀的設計是以STM32F103微處理器為技術支持。確保了數據率誤差、濾波器截至頻率誤差絕對值、帶外衰減、通帶增益等都控制在小范圍之內，可利用示波器獲得信號經信道傳輸的眼圖，以實現對系統的測試。

[參考文獻]

[1]葛中芹，葉猛.簡易數字信號傳輸性能分析儀的設計[J].現代企業教育，2011（24）.

[2]樊汝森，王勇，裴秀高，張源，宋辰，劉丹.基于FPGA的數字信號傳輸性能分析儀的設計與實現[J].上海電力學院學報，2013，29（4）.