基于CPCI結(jié)構(gòu)變頻器的電源設(shè)計(jì)

李 慧,韓周安,劉 丹

（電子科技大學(xué) 電子工程學(xué)院,四川 成都 611731）

CompactPCI簡(jiǎn)稱CPCI總線，是“PCI總線工業(yè)計(jì)算機(jī)制造商組織”推出的一種工業(yè)計(jì)算機(jī)總線標(biāo)準(zhǔn)，它由PC機(jī)上的通用總線PCI發(fā)展而來(lái)，既有PCI總線的高帶寬高性能，即插即用，價(jià)格低廉等諸多優(yōu)點(diǎn)，又有無(wú)源背板總線VME總線的可靠性[1]。CPCI變頻器屬于微型化通信設(shè)備，其基礎(chǔ)原理和技術(shù)仍然屬于傳統(tǒng)微波變頻器技術(shù)，在工程上具有耐用性、抗震性、通風(fēng)性、便攜性等優(yōu)勢(shì)。

電源是CPCI變頻器必不可缺少的組成部分，其性能的優(yōu)劣直接關(guān)系到電子設(shè)備的技術(shù)指標(biāo)及能否安全可靠地工作。CPCI一般采用機(jī)箱內(nèi)部開(kāi)關(guān)電源，開(kāi)關(guān)電源存在電磁干擾和雜波、開(kāi)關(guān)噪聲和紋波系數(shù)大等缺點(diǎn)。基于CPCI的變頻器要滿足國(guó)軍標(biāo)GJB151A[2]電磁兼容性的要求，電源模塊的設(shè)計(jì)是非常重要的。響變頻器的性能。因此，減小輸出紋波也是設(shè)計(jì)的關(guān)鍵。

基于CPCI的變頻器組成框圖如圖1所示，其中，PCI9054是一種性能較高的PCI橋路芯片，完成CPCI總線到LOCAL總線的橋接，并在它們之間傳遞數(shù)據(jù)和信息，F(xiàn)PGA（EP1C6Q240C8）接收到LOCAL BUS的信號(hào)后，轉(zhuǎn)化為SPI信號(hào)發(fā)送給單片機(jī)(ATMAGE48PA-AU)，使單片機(jī)控制本振和衰減器HMC472LP4。

1 CPCI變頻器的電源設(shè)計(jì)

系統(tǒng)電源較復(fù)雜，有多種不同的電源電壓值，其中5 V和12 V由CPCI機(jī)箱中的開(kāi)關(guān)電源提供，計(jì)算機(jī)主板采用5 V開(kāi)關(guān)電源，若變頻器也直接采用5 V，則計(jì)算機(jī)主板對(duì)變頻的電磁干擾很大，本系統(tǒng)考慮采用12 V，隔離計(jì)算機(jī)干擾。此外，開(kāi)關(guān)電源紋波系數(shù)大，紋波會(huì)影響本振的頻譜純度，直接影

圖1 基于CPCI的變頻器組成框圖Fig.1 Block diagram of the inverter based CPCI

系統(tǒng)電源配置如表1所示，系統(tǒng)既有數(shù)字電路也有模擬電路，其中表1中的PCI9054、FPGA及單片機(jī)屬于數(shù)字電路，而本振和變頻模塊屬于模擬電路部分。數(shù)字電路產(chǎn)生的噪聲會(huì)對(duì)模擬電路造成電磁干擾，因此，有效降低電磁干擾是電源設(shè)計(jì)部分的關(guān)鍵。

表1 電源配置表Tab.1 Power con figuration table

2 電源設(shè)計(jì)關(guān)鍵技術(shù)

基于CPCI結(jié)構(gòu)的變頻器所有模塊的連接都通過(guò)母板上的CPCI總線，對(duì)于電磁兼容性來(lái)說(shuō)，因?yàn)樗械哪K都可以通過(guò)傳導(dǎo)、輻射等方式將干擾耦合入CPCI總線，CPCI總線受干擾之后可以通過(guò)傳導(dǎo)、輻射等方式將干擾耦合入所有模塊，甚至有可能相互加強(qiáng)[3]。因此，將開(kāi)關(guān)電源應(yīng)用到接收機(jī)中必須解決的難題和關(guān)鍵是降低開(kāi)關(guān)電源的輸出紋波和數(shù)字電路與模擬電路間的電磁干擾。

2.1 電路隔離

隔離技術(shù)是電磁兼容性的重要技術(shù)之一，電路隔離的主要目的是通過(guò)隔離元器件把噪聲干擾的路徑切斷，從而達(dá)到抑制噪聲干擾的效果。在采用了電路隔離的措施以后，絕大多數(shù)電路都能夠取得良好的抑制噪聲的效果，使設(shè)備符合電磁兼容性的要求[4]。在文中，電路隔離主要是數(shù)字電路與模擬電路之間的隔離。

2.1.1 供電電源的隔離

為有效的抑制電磁干擾的影響，提高變頻器的可靠性，數(shù)字電路與模擬電路應(yīng)采用隔離電源供電，即加直流電壓隔離器（DC/DC變換器）。此外，LDO也可減小輸出紋波，起到了良好的隔離作用。

2.1.2 通信端口的隔離

為了防止單片機(jī)通過(guò)I/O口對(duì)本振電路產(chǎn)生電磁干擾，電磁干擾會(huì)導(dǎo)致信號(hào)頻譜不純，因此，在DDS和鎖相環(huán)的控制端口接8位三態(tài)雙向數(shù)據(jù)緩沖器（SN74HC245PW）來(lái)降低電磁干擾。

2.1.3 電源地的隔離

數(shù)字電路產(chǎn)生的噪聲會(huì)提高底噪，降低接收機(jī)的靈敏度。解決方法之一是分開(kāi)模擬地和數(shù)字地。

數(shù)字電路與模擬電路的信號(hào)會(huì)跟地之間形成一個(gè)回流，如果把地線混接在一起，那么這個(gè)回流就會(huì)在數(shù)字和模擬電路中相互串?dāng)_。因此，數(shù)字地與模擬地之間要用磁珠連接起來(lái)，這樣能有效地減小電磁干擾。

2.2 紋波處理

紋波過(guò)大會(huì)影響本振的頻譜純度，直接影響變頻器的性能。要實(shí)現(xiàn)開(kāi)關(guān)電源的低紋波輸出，必須對(duì)紋波采取濾波措施，一般濾波多采用C型、LC型、CLC型，為了更好的抑制紋波，可以采用增加多一級(jí)LC濾波。文中采用的就是多級(jí)LC濾波[5]。

2.3 抗沖擊處理

二極管瞬態(tài)電壓抑制器(TVS)是一種二極管形式的高效能保護(hù)器件,具有極快的響應(yīng)時(shí)間和相當(dāng)高的浪涌吸收能力,當(dāng)TVS的兩端受到反向瞬態(tài)過(guò)壓脈沖時(shí),能以極高的速度把兩端間的高阻抗變?yōu)榈妥杩?以吸收瞬間大電流,并將電壓箝制在預(yù)定數(shù)值,從而有效保護(hù)電路中的元器件免受損壞[6]。

2.4 電源雜波處理

用隔離型DC/DC模塊進(jìn)行供電，能夠有效地抑制電源雜波。本文采用多級(jí)隔離型DC/DC變換器。

3 實(shí)際電源處理

為有效降低電磁干擾和輸出紋波，基于CPCI的變頻器數(shù)字電路與模擬電路各自采用不同的電源，數(shù)字部分采用開(kāi)關(guān)電源的5 V，模擬部分采用12 V，多次變換逐步降低到所需電壓，多次變換增加了電源輸入與輸出間的隔離度，進(jìn)一步消除了電磁干擾。這樣既能夠保證每一路的電流容量，變頻器能夠穩(wěn)定工作，也能保證輸出紋波滿足要求。如圖2所示，開(kāi)關(guān)電源在接收機(jī)中的應(yīng)用采用了三級(jí)穩(wěn)壓方案,CPCI機(jī)箱內(nèi)部自帶EMI濾波器。

圖2 電源實(shí)施方案原理框圖Fig.2 Block diagram of the design

一次穩(wěn)壓采用線性穩(wěn)壓器LM7809，二次穩(wěn)壓采用線性穩(wěn)壓器LM7805，三次穩(wěn)壓采用低噪聲，低壓差線性穩(wěn)壓器件LT1965。

根據(jù)電源器件的特點(diǎn)及對(duì)系統(tǒng)電源需求的分析，該系統(tǒng)使用了5個(gè)不同型號(hào)的電源器件，分別是：LDO器件LT1965、線性穩(wěn)壓器 LM7809、LM7805、LM1117、AMS1117。

圖3 LT1965的電路圖Fig.3 LT1965 circuit

如圖4（a）,開(kāi)關(guān)電源的12 V通過(guò)L7809降壓至9 V,再通過(guò)L7805降壓至5V，5V的電壓一部分供給變頻模塊使用；一部分經(jīng)過(guò)LT1965穩(wěn)壓至3.3V或1.8V，供給本振模塊使用。如圖3，LT1965的輸出電壓值可以通過(guò)改變、的值來(lái)改變，其中：

如圖 4（b），開(kāi)關(guān)電源的 5 V（5VCCPCI）通過(guò) LM1117 降壓、濾波輸出3.3 V，再通過(guò)AMS1117降至1.5 V，其中PCI9054使用3.3 V電壓，F(xiàn)PGA使用兩個(gè)電壓（3.3 V、1.5 V）。

圖4 電源設(shè)計(jì)原理圖Fig.4 s of Power design

4 實(shí)測(cè)結(jié)果

為了驗(yàn)證本方案的可行性，進(jìn)行了實(shí)際測(cè)試，測(cè)試條件為：下變頻器輸入頻率：2 072.5 MHz，輸出頻率：70 MHz，輸入電平：-50 dB，增益：52 dB，測(cè)試中使用了信號(hào)源 （SMQ-03S）、頻譜儀（HP8563E）。 圖 5（a）是直接采用開(kāi)關(guān)電源 5V 中頻輸出雜散圖，(b)是采用多級(jí)DC/DC穩(wěn)壓后中頻輸出雜散圖。

得出結(jié)論:輸出頻譜比較,電源處理前后不同點(diǎn):前者在主頻譜兩邊明顯存在嚴(yán)重的雜散，而后者經(jīng)過(guò)處理之后，雜散得到了很好的抑制。

圖5 電源處理前后中頻輸出雜散對(duì)比圖Fig.5 IF output power spurious comparison before and after processing

5 結(jié)束語(yǔ)

文中提出了一種應(yīng)用于CPCI變頻器的電源設(shè)計(jì)方案，其特色在于采用多級(jí)穩(wěn)壓方式，有效降低了數(shù)字電路與模擬電路間電磁干擾和開(kāi)關(guān)電源的輸出紋波。進(jìn)行了實(shí)際測(cè)試，驗(yàn)證了本方案的可實(shí)行性,對(duì)實(shí)際工程應(yīng)用具有一定參考價(jià)值。

[1]黃穎,杜旭.基于CPCI總線的分布式系統(tǒng)設(shè)計(jì)[J].嵌入式計(jì)算機(jī)應(yīng)用，2006,22(12-2):41-43.HUANG Ying,DU Xu.A design of distributed system based on Compact PCI bus[J].Embedded System Application，2006,22(12-2):41-43.

[2]GJB151A.軍用設(shè)備和分系統(tǒng)的電磁發(fā)射和敏感度要求[S].1997.

[3]葉發(fā)亮.基于CPCI總線設(shè)備的電磁兼容性設(shè)計(jì)[C]//2009年機(jī)械電子學(xué)學(xué)術(shù)會(huì)議.2009,8,31.

[4]璩克旺,陶生桂.開(kāi)關(guān)電源的隔離技術(shù)[J].通信電源技術(shù),2003(4):17-19.QU Ke-wang,TAO Sheng-gui.The isolation technologies of switchingmode power supply[J].Telecom Power Technologies,2003(4):17-19.

[5]鞠文耀,封心歌,陳善華.用于雷達(dá)接收機(jī)的開(kāi)關(guān)電源的低紋波設(shè)計(jì)[J].電源技術(shù),2005(10):102-106.JU Wen-yao,FENG Xin-ge,CHEN Shan-hua.Low ripple design of the power supply used in radar receiver[T].Chinese Journal of Power Sources,2005（10):102-106.

[6]白樹(shù)林,許波.TVS及其在電路設(shè)計(jì)中的應(yīng)用[T].電子元器應(yīng)用,2009(11):58-64.BAI Shu-lin,XU Bo.TVS and its application in the circuit design[T].Electronic ComponentApplications，2009(11):58-64.