MOSFET無損封裝技術研究

汕頭華汕電子器件有限公司 李 彬 方逸裕 劉 馴

1.引言

電子技術的不斷進步及市場的需求，半導體功率MOSFET器件的應用場合越來越廣泛，相應的，MOSFET器件的要求也越來越高：要求可承受的反向電壓從幾十伏特到上千伏特不等，最大可承受電流更是高達數百安培。為滿足各種需求，芯片設計者也開發了各類新型MOSFET芯片結構，如典型的MOSFET trench結構等，但同時也正是這些新型設計，使得芯片內部結構更加復雜精細，更容易受損。

由于MOSFET芯片自身抗靜電能力較差，再加上芯片結構設計上的復雜精細化趨勢，使得MOSFET器件對封裝技術的要求也更加嚴格，封裝過程中一點點細微的內部損傷或是靜電都有可能造成產品的失效，如晶圓切割過程中的靜電擊穿、die bond過程中的平整度異常、wire bond過程的芯片損傷問題。目前國內封裝廠都沒有很好的解決這些問題，導致MOSFET測試良率偏低。所以，我們的研究目的就是解決這些問題，提升MOSFET的測試良率。

2.研究內容

2.1 設計一種新型的定位裝置，使在焊線過程能夠有效的固定住焊接框架，避免焊接過程中因緊固度不足而造成的損傷/虛焊問題。

在焊接過程中，既有橫向的高頻超聲振動P，也有縱向的焊接壓力F，若是焊接基板-框架框架在焊接過程中沒有緊固，則一來在焊接能量的作用下框架會形成共振造成虛焊，二來芯片在這種不穩固的焊接中也容易產生內部損傷。如圖1所示為焊線過程原理圖。

圖1 焊線過程原理圖

通過對框架結構的研究，我們將焊線定位裝置的定位叉設計成環抱式的機構。如圖2、3所示：

圖2 定位叉效果圖

圖3 定位叉效果圖

2.2 采用一種新型的焊接方式（“品”型對稱焊接），提升MOSFET抗大電流沖擊的能力。

通過對測試不良樣品的解剖分析過程，我們發現部分功率MOSFET芯片表面存在黑色燒穿點，如圖示：HFP3205芯片右上角處存在明顯過流燒穿點，如圖4所示。

由于功率MOSFET的開關特性，使得MOSFET產品廣泛應用在負載開關上，如替代固態繼電器作電機開關用。當MOSFET用于開關電源時，從電源接通到輸出電壓穩定下來的這段時間內，MOSFET芯片所承受的浪涌電流可能會超出其額定漏極電流ID，從而造成如上所示的芯片表面過流擊穿。理論上，按照漏極電流ID的計算公式：

如果能夠降低Ta或是減小RDS(ON)就可以提高MOSFET的ID大小，從而提升管子的抗沖擊能力。換句話說，通過改善MOSFET的散熱條件可以有效防止MOSFET因電流過大而損壞。

圖4 芯片表面過流燒穿

有研究表明，功率MOSFET產品在應用過程中，其hottest spot主要集中在芯片表面及鋁線的接觸面處，如圖5-7所示為對D-PAK封裝的某MOSFET進行的熱點分析圖。

圖5 熱點分析圖

圖6 熱點分析圖

圖7 熱點分析圖

通過以上的對比試驗結果，我們發現：對于此類大電流芯片，當焊接方式/焊接位置進行適當調整：對稱焊接、增加導線條數/直徑等，可以明顯提升產品的耐電流沖擊能力。

2.3 通過在去離子水中加定量CO2的方式，降低去離子水的電阻率，從而達到劃片過程中預防/消除靜電損傷的目的。

在半導體加工行業，一般使用高品質的去離子水進行輔助切割、清洗等，這樣有助于良率的提升。為消除切割過程中的靜電影響，我們采用在去離子水中注入CO2的方式，來降低去離子水的電阻率。去離子水的電阻值一般在12MΩ.cm以上，PH值約為5.5～7之間，而在通入CO2之后，CO2是微溶于水的，在純水中分2步電離形成游離態的H+和CO3-：

去離子水在溶入CO2之后，其電阻率可降低至0.1～1MΩ.cm，正是這類游離態的帶電離子可以中和切割過程中產生的靜電，從而達到靜電消除的目的。

按照溶解量的不同，碳酸溶液的酸堿度也不大一樣，飽和碳酸溶液(純CO2，壓力為1atm)的pH約為4，而在自然條件下CO2含量是0.3%，溶解達到飽和時pH=5.6。我們知道，功率MOSFET芯片的表層都是有覆蓋一層Al或是CuAl合金，其厚度薄至3um，在長時間的飽和酸性環境下，這種極薄的金屬層很容易被酸腐蝕，甚至連芯片內部的Si/SiO2結構也會被破壞，從而造成芯片失效。但如果CO2溶解不足，則又不足以保證切割過程中的靜電荷被完全中和掉。所以需要對溶入去離子水中的CO2含量進行控制，即控制CO2去離子水的電阻值。

2.4 設計一種減薄型的壓錫頭裝置，減少臺階厚度，避免上芯壓錫過程中壓錫頭碰撞到框架的風險，提升上芯后芯片的平整度。

對于功率MOSFET產品而言，為了提升功率處理能力，芯片尺寸一般會盡可能設計的大而薄，其一、芯片尺寸越大其可承受的電流及電壓也越大，其二、芯片越薄其內阻也越小，產品工作過程中的能量耗散也越小。但是這種大而薄的芯片會對封裝過程及產品可靠性帶來不利影響，如圖8所示。

圖8 不完全溢錫

圖9 壓錫頭臺階影響壓錫深度

圖10 改良前后壓錫頭對比

圖11 改進壓錫頭結果后大芯片溢錫效果

實際生產過程中，因各類框架的尺寸/結構不大一樣，部分框架在壓錫過程中會存在圖9所示問題。對此，我們對ESEC公司壓錫頭標準件的尺寸進行了修改，將上述臺階厚度C進行減薄處理，由1mm調整為0.5mm的厚度，如圖10所示。

在完成上述壓錫頭結構的改善后，我們對參數也進行再優化，從而得到理想的上芯效果，如圖11所示。

3.結束語

通過對MOSFET無損封裝技術研究工作的開展，我司功率MOSFET產品的測試良率及產品可靠性有了明顯改善，測試良率從95%～96%穩定提升至98%以上。目前，該技術已經大規模應用在華汕公司加工的MOSFET產品上，其質量穩定可靠。這類MOSFET應用廣泛，主要用于電動車無刷控制、電源適配器、馬達控制開關、高速轉換開關等場合。

[1]褚華斌,胡俊,陳素鵬.表面貼裝功率MOSFET封裝技術研究進展[A].2010'全國半導體器件技術研討會論文集[C].2010.