上海交通大學電子工程系 王 佶
串擾在電子學上是指兩條信號線之間的耦合現象。電容性耦合會引發耦合電流,而電感性耦合則引發耦合電壓。根據麥克斯韋定律,只要有電流的存在,就會有磁場存在,磁場之間的干擾就是串擾的來源。
接下來,我們以一塊板卡中出現的數據丟包問題,來說明串擾對信號品質的影響,以及對整個電路系統的危害。筆者遇到過一塊板卡,在常溫下數據傳輸是正常的,高低溫的時候,出現了數據丟包的現象,查看發生數據丟包的差分信號線的眼圖,發現丟包數據線的眼圖很差,如圖1所示:

圖1 發生丟包的數據線對應的眼圖
為了查找數據丟包的原因,用Sigrity PowerSI軟件對丟包的數據線Lane3,提取了其插損、回損、串擾、ICR(Insertion to crosstalk ratio),參照IEEE802.3ap標準,將提取出來的參數和IEEE802.3ap標準中規定的最低限進行比對,以期能找到數據丟包的原因。
IEEE802.3ap標準中,關于ICR的計算如下:

IEEE802.3ap標準中,關于crosstalk的計算見式7,其中PSFEXT是NEXT和FEXT的功率之和。

此板卡的PCB為20層,所用PCB材料為MEGTRON4,介電常數3.9。
我們找到離Lane3最近的同層信號線、相鄰層信號線、換層過孔,作為干擾源,一共找了10條信號線,這10條信號線加上Lane3本身的兩條信號線,總共有12條信號線,將其設為24個port。在Sigrity中提取這些干擾源對Lane3中的差分信號線中N/P各自的串擾,導出S24P參數,將其導入到ADS中,然后利用ADS中的合并功能,合并出這些干擾源各自對Lan3中差分對的串擾(不是對N/P單獨的干擾,而是對N/P組成的差分對的串擾)。
再結合IEEE802.3ap標準中的公式,在excel中設計公式,計算出Lane3的插損、串擾、ICR,并與IEEE802.3ap中對插損、串擾、ICR規定的最低限進行比對,比對結果見圖2、3、4:

圖2 S12(紅色為IEEE802.3ap標準中規定的最低限;藍色為實際的S12)

圖3 Crosstalk

圖4 ICR(Insertion to crosstalk ratio)
從圖2、3、4中可以看出,發生數據丟包的Lane3,其S參數,是能滿足IEEE802.3中的相關標準的,說明信號線本身的品質是不錯的,但是其串擾和ICR比較差,說明其同層和相鄰層的信號線,對它的串擾比較大,從而導致的眼圖張不開,進而出現數據丟包的現象。
減小串擾的方法有以下幾種:(1)增加信號路徑之間的間距;(2)用平面作為返回路徑;(3)使耦合長度盡量短;(4)在帶狀線層布線;(5)減小信號路徑的特性阻抗;(6)使用介電常數較低的疊層;(7)在封裝和接插件中不要共用返回引腳;(8)使用兩端和整條線上有短路過孔的防護布線。
針對這塊板卡的實際情況,采取了以下的措施:(1)加大Lane3與同層信號線、過孔、shape的距離,讓距離大于其4倍的線寬。(2)Lane3位于第13層,跟第14層的信號線有重合的情況,為了減小其相鄰層的耦合,在L13和L14之間加一個GND層,為了保持總層數為偶數,在L10和L11之間也加一個GND層,以保持其對稱性。
對改善之后的Lane3進行仿真,其ICR和Crosstalk得到顯著改善,完成PCB打板和貼片后,對PCB進行實際量測,其眼圖明顯改善,且高低溫的時候也不丟包,可見,此次丟包正是由于串擾而引起的。

圖5 做了抗串擾處理后的Lane3眼圖
本文先闡述了串擾的概念,和PCB中串擾產生的機理。其次,結合工程實踐中,一塊板卡中出現的數據丟包現象,說明串擾對信號品質的危害和對整個電路功能高品質實現的危害。最后,結合既往設計經驗,同時參照IEEE802.3ap標準,提出了減小串擾的方法,并據此方法進行改版,對改版后的PCB測量其眼圖,并做高低溫測試,發現眼圖效果良好,且數據能正常傳輸,未發生丟包,故而證明文中提出的方法是可行的。
[1]吳昊,陳少昌,王杰玉.高速數字系統的串擾問題分析[J].現代電子技術,2009(01):170-173.
[2]曾愛鳳,王海鵬.板級互連線的串擾規律研究與仿真[J].電子測量技術,2010,33(8):9-10.
[3]李朝輝.基于RLC模型的集成電路互連線串擾估計[J].電子測量技術,2008,31(5):49-51.
[4]李世文,王貴.多導體傳輸線間的串擾分析與仿真[J].聲學與電子工程,2009(02):31-33.
[5]王強,沙斐.平行雙線串擾的分析[J].電子測量與儀器學報,2009,22(6):75-77.