通用運放測試儀

廈門大學嘉庚學院 許燕儒 黃云森 林淑端 林燦燦 林天增 劉偉俊

通用運算放大器(簡稱運放)芯片種類繁多，在電子設計很常用，性能有很大差異。在運放的技術指標中，帶寬增益積(1)是重要技術指標之一，本文設計的通用運放測試儀能夠測試運放的帶寬增益積。

通用運放測試儀由Cortex-M3單片機(2)、FPGA、測試模塊、鍵盤、LCD顯示組成。其主控芯片Cortex-M3(3)單片機是一款低功耗處理器，是專為深度嵌入式應用而設計的，集合了高性能、低功耗、低成本等優點。LPC1768內部具有8路12位精度的AD轉換通道，12位轉換時間達到200KHz，轉換電壓0～3.3V；2個SPI接口(4)及控制器，具有同步、串行、全雙工通信和可編程的數據長度。

通用運放測試儀工作時通過鍵盤控制掃頻的范圍，Cortex-M3單片機將各個頻率控制字通過SPI接口傳送給FPGA，FPGA接收到頻率控制字后，通過DDS模塊及D/A模塊輸出正弦波，正弦波是測試電路的輸入信號。測試電路由被測運放組成運算放大器，測試電路的輸出信號送至Cortex-M3單片機。Cortex-M3將接收到的信號首先計算出其有效值，再將有效值與輸入信號比較，掃頻計算得到帶寬增益積。系統框圖如圖1所示。

圖1 系統框圖

下面說明測試電路模塊(5)、FPGA掃頻信號源模塊、Cortex-M3單片機模塊、軟件的設計方法。

一、測試電路

運放工作時的輸入電阻和反饋電阻大小不一，測試電路模塊為運放工作選擇不同的外圍電阻，能夠測試多種運放。模塊由NE555(6)、CD40161(7)、74HC138、指示電路、CD4051、運放等組成。

NE555產生可編程4位二進制同步計數器CD40161所需的時鐘信號，74HC138譯碼后通過CD4051選擇不同電阻，框圖如圖2所示。

圖2 測試電路模塊框圖

由NE555定時器構成的多諧振蕩器電路原理圖如圖3所示。

可編程4位二進制同步計數器CD40161電路原理圖如圖4所示。

運算放大器的外接電阻由電子開關CD4051根據74HC138的譯碼地址選擇，可以選擇8種不同的運放外接電阻。其電路原理圖如圖5所示。

圖3 時鐘產生電路原理圖

圖4 計數器電路原理圖

圖5 運放外圍電阻選擇電路原理圖

圖6 基于FPGA的掃頻信號源

二、FPGA模塊設計

FPGA模塊設計采用的主控芯片是Altera公司生產的CycloneⅡ系列的FPGA芯片EP2C8Q208C8N，該系列的芯片是目前市場上性價比較高的芯片，與第一代芯片相比，有較大的改進，價格也可以被廣大客戶所接受。EP2C8Q208C8N的核心供電電壓為1.2V，共有多達138個I/O口，內部有2個鎖相環，16萬RAM bit，最高工作頻率可達320MHz。

掃頻信號源是由FPGA與外圍電路組成，其外圍電路有D/A轉換電路、調理電路、濾波輸出。信號源的工作原理是：FPGA通過SPI接口接收來自于Cortex-M3單片機的指令和頻率控制字，FPGA對頻率控制字進行判斷，從ROM中提取與頻率控制字對應的正弦波數據并將數據輸出至D/A轉換電路，產生該頻率的正弦階梯波，經過調理電路提高波形的電壓和功率，濾波器濾除D/A轉換時帶來的高次諧波，最后輸出為連續的正弦波。其原理框圖如圖6所示。

D/A轉換電路的芯片是AD9708，是一款高速DAC芯片，兼容8位、10位和12位并行數據輸入，轉換速度高達125MSPS，精度可達1/4LSB，工作電壓為3V和5V，內部有1.2V的參考電壓，也可外接參考電壓，該芯片與一般的DAC芯片沒有太大區別，工作模式配置好即可工作，本測試儀使用的是8位精度的DAC。電路原理圖如圖7所示。

圖7 D/A轉換電路

圖8 調理電路

圖9 濾波輸出電路

圖10 LPC1768系統框圖

圖11 Cortex-M3單片機流程圖

調理電路放大D/A轉換后的輸出電壓。其MAX4450是一款高速高性能的芯片，它的通頻帶為210MHz，轉換速率可達485V/us，很好地滿足了設計的要求，其原理如圖8所示，同相放大電路的放大倍數為5.25倍，滿足設計的需要。

濾波輸出電路的設計是為了濾除D/A轉換時帶來的高次諧波，高次諧波會影響到D/A輸出的結果。本次設計的濾波器是二階巴特沃斯低通濾波器，其阻帶衰減速率為-40dB/10倍頻，采用了無限增益多路反饋電路。電路圖如圖9所示。

三、基于LPC1768的Cortex-M3單片機模塊設計

LPC1768的Cortex-M3單片機負責信號源的控制、SPI接口的數據傳輸管理、A/D轉換、對采集的數據進行處理和LCD顯示等。LPC1768的外圍電路主要有：按鍵電路、SPI接口電路、A/D轉換電路、LCD接口電路等。其原理圖如圖10所示。

工作時LPC1768首先根據按鍵選擇的頻率范圍進行數據處理，將頻率控制字傳送給FPGA；被測電路的輸出信號再由LPC1768控制A/D轉換，經過對數據的集中處理，判斷出3dB帶寬，在LCD上顯示出帶寬增益積。

四、帶寬增益積的計算

帶寬增益積(GBW)顧名思義，就是頻帶寬度(BW)與增益(G)的乘積，由于本系統設計時就將增益(G)的值設置為1，所以，根據帶寬增益積(GBW)的定義可以得到：

測量到頻帶寬度就可得到帶寬增益積的值。測量時先設定FPGA輸出的正弦波(即被測電路的輸入信號)幅值為100mV，被測系統的增益(G)固定為1，將LPC1768多次測量的結果依次分別與100mV相比較，若所測量點的幅值衰減為初始幅值的0.707倍，即70.7mV時，該測量點即為頻率截止點，而該點所對應的頻率即為頻帶寬度，由此帶寬增益積可知。

五、軟件設計

設計的FPGA相當于一個信號源，程序比較簡單。這里給出Cortex-M3單片機程序流程圖如圖11所示。

六、結束語

本系統采用性能優良的主流芯片，以單片機為核心控制各個模塊工作，設計方案合理。在軟硬件設計完成后進行逐級調試，逐級調試成功后再優化處理，使之工作在最佳狀態。不足之處是受制于系統的工作速度，測試高速運放會力不從心，測試中低速運放則性能良好。

[1]Martin Hartley Jones A practical introduction to electronic circuits,Cambridge University Press,1995.page 148J.

[2]ARM Limited.Cortex-M3 Technical Reference Manual.2006.

[3]NXP Limited.UM10360 LPC17xx User manual(Rev.2).2010.

[4]Lei Jinhong.Design and implementation of a fault diagnosis system.[M].Control Conference(CCC),2012 31st Chinese,2012.

[5]Robert L.Boylestad,Louis Nashelsky.Electronic Devices and Circuit Theory Ninth Edition.Electronic Industry Press.2007.

[6]Dioszegi,Gyula,Nagy,Janos.NE555 timer sparks low-cost voltage-to-frequency converter,EDN,vol 53(4),2008,pp.75.

[7]Thomas L.Floyd.Digital Fundamentals,Tenth edition.Electronic Industry Press.2011.