國(guó)產(chǎn)多核處理器芯片TDBI技術(shù)研究

翁 雷，望正氣，曲 芳

（江南計(jì)算技術(shù)研究所，無(wú)錫 214083）

前言

目前，國(guó)內(nèi)常用的老煉試驗(yàn)方法主要基于現(xiàn)行的國(guó)軍標(biāo)、國(guó)標(biāo)等標(biāo)準(zhǔn)，這些標(biāo)準(zhǔn)主要針對(duì)的是通用集成電路，由于多核處理器是一種采用深亞微米工藝制造技術(shù)的超大規(guī)模集成電路（VLSI）[1]，如果仍用傳統(tǒng)的老煉、測(cè)試方法對(duì)這類芯片進(jìn)行篩選，顯然已經(jīng)不再合適，因此需要采用更加先進(jìn)的TDBI技術(shù)來(lái)解決這一問(wèn)題。

TDBI技術(shù)是將集成電路老煉與電性能測(cè)試有機(jī)地結(jié)合在一起的方法，它將傳統(tǒng)意義上的老煉技術(shù)提升到一個(gè)新的高度，是目前國(guó)際上最先進(jìn)的老煉測(cè)試方法。

傳統(tǒng)老煉是給器件的電源端加電及對(duì)輸入管腳施加50%占空比的動(dòng)態(tài)波形，輸入電平不可變，對(duì)器件的輸出管腳只能進(jìn)行灌電流的半?yún)?shù)試驗(yàn)[2]。一般的動(dòng)態(tài)老煉設(shè)備受通道數(shù)的限制，只能滿足中小規(guī)模集成電路的老煉試驗(yàn)，而且器件在高溫環(huán)境下的功能和電參數(shù)等技術(shù)指標(biāo)好壞也無(wú)法判別。TDBI是一種功能性老煉方法，它通過(guò)模擬實(shí)際使用狀態(tài)對(duì)器件施加全激勵(lì)信號(hào)[3]，使器件更多的內(nèi)部節(jié)點(diǎn)動(dòng)作起來(lái)，并且實(shí)現(xiàn)老煉中測(cè)試，這種方法被認(rèn)為是探測(cè)有潛在缺陷器件的一種有效方法。TDBI具有以下一些顯著的特點(diǎn)：

1）檢測(cè)每塊老煉測(cè)試板上的每一個(gè)器件所有管腳的輸入激勵(lì)信號(hào)和輸出信號(hào)，對(duì)于復(fù)雜的超大規(guī)模集成電路能夠提供多種復(fù)雜信號(hào)及向量集，可確保老煉效果；

3）可以在老煉的同時(shí)測(cè)試集成電路的功能和電參數(shù)，可精確地檢測(cè)故障至單元級(jí)，由此可以進(jìn)行失效機(jī)理分析以改進(jìn)制造工藝；

4）可檢測(cè)到“可恢復(fù)性”故障，某些器件在老煉過(guò)程中功能失效或電參數(shù)指標(biāo)下降，但在冷卻后又復(fù)原并能通過(guò)后續(xù)的功能和電參數(shù)測(cè)試，只有TDBI能檢測(cè)出這類故障器件。

目前，國(guó)內(nèi)廠家還沒(méi)有研發(fā)出針對(duì)多核處理器這樣的超大規(guī)模集成電路TDBI設(shè)備，因此本文以一款國(guó)產(chǎn)多核處理器芯片為篩選對(duì)象，介紹多核處理器的TDBI軟、硬件系統(tǒng)開(kāi)發(fā)技術(shù)。

1 國(guó)產(chǎn)多核處理器TDBI硬件系統(tǒng)設(shè)計(jì)

1.1 老煉測(cè)試負(fù)載板設(shè)計(jì)與制作

對(duì)多核處理器進(jìn)行TDBI是為了在老煉過(guò)程中剔除早期失效的芯片，考核的是處理器芯片本身的功能和電參數(shù)，因此設(shè)計(jì)老煉測(cè)試負(fù)載板時(shí)應(yīng)盡量保證老煉板本身的可靠性，按可靠性設(shè)計(jì)的最小原則，老煉板上只安裝芯片插座、通道連接插座及必要的阻容元件。芯片工作電壓由信號(hào)驅(qū)動(dòng)測(cè)試板上的電源模塊提供，根據(jù)芯片功耗設(shè)計(jì)線寬及老煉測(cè)試負(fù)載，老煉測(cè)試板上所有部件均選用耐高溫器件或接插件，按照上訴原則制作完成后的老煉測(cè)試負(fù)載板如圖1所示。

圖1 老煉測(cè)試負(fù)載板

1.2 電應(yīng)力加載平臺(tái)設(shè)計(jì)

每塊老煉測(cè)試負(fù)載板的電應(yīng)力加載平臺(tái)由兩塊信號(hào)驅(qū)動(dòng)測(cè)試板、接口數(shù)據(jù)線和相應(yīng)的板連接器等組成，其結(jié)構(gòu)簡(jiǎn)圖如圖2所示。

該信號(hào)驅(qū)動(dòng)測(cè)試板包含核心供電模塊、FPGA可編程門陣列、Flash、ARM CPU、SDRAM等芯片（如圖3所示），配合自行開(kāi)發(fā)的老煉測(cè)試程序，能夠?qū)崿F(xiàn)處理器內(nèi)部所有功能模塊的全激勵(lì)動(dòng)態(tài)老煉測(cè)試，即實(shí)現(xiàn)了處理器維護(hù)功能模塊、內(nèi)部存儲(chǔ)器模塊、內(nèi)部指令模塊等各功能模塊的動(dòng)態(tài)老煉測(cè)試。

圖2 電應(yīng)力加載平臺(tái)結(jié)構(gòu)簡(jiǎn)圖

圖3 信號(hào)驅(qū)動(dòng)與測(cè)試板

多核處理器芯片需要驅(qū)動(dòng)板提供多種電源，按芯片硬件手冊(cè)，各種電源電壓信號(hào)需滿足：在對(duì)處理器加電之前，保證DCOK_H信號(hào)無(wú)效，然后開(kāi)始對(duì)處理器加電。在DCOK_H有效之前，使Reset_L信號(hào)有效，輸入時(shí)鐘ClkIn_x和SynClk_x處于正常運(yùn)行狀態(tài)；對(duì)處理器加電時(shí)，保證PLL_VDD及VDDQ領(lǐng)先于VDD和VT達(dá)到額定值并保持穩(wěn)定。除了多核處理器芯片需要的幾種電源外，信號(hào)驅(qū)動(dòng)板還需要7種電源電壓，設(shè)計(jì)時(shí)根據(jù)ARM CPU以及外圍電路元器件的datasheet選擇DC-DC電源模塊。

電應(yīng)力加載平臺(tái)與老煉測(cè)試負(fù)載板構(gòu)成的硬件系統(tǒng)通過(guò)采用單板實(shí)時(shí)轉(zhuǎn)換電源供電技術(shù)，可實(shí)現(xiàn)處理器TDBI中的大功率電源供電，有效解決了傳統(tǒng)驅(qū)動(dòng)板電源供電中電流大、電壓低、損耗大的問(wèn)題。該系統(tǒng)綜合利用嵌入式微處理器、現(xiàn)場(chǎng)可編程邏輯陣列和閃存編程技術(shù)，有效地解決了傳統(tǒng)老煉圖形存儲(chǔ)空間不足的問(wèn)題，同時(shí)可實(shí)現(xiàn)多核處理器老煉和測(cè)試的同步進(jìn)行，避免出現(xiàn)傳統(tǒng)篩選方法中老煉試驗(yàn)中失效、老煉試驗(yàn)后恢復(fù)正常而測(cè)試漏掉的狀況。

分部工程是單位工程的主要組成部分，可單獨(dú)或組合發(fā)揮一種水土保持功能的工程，其劃分原則是功能相對(duì)獨(dú)立、工程類型相同。同一單位工程中，各個(gè)分部工程的工程量（或投資）不宜相差太大，每個(gè)單位工程中分部工程數(shù)目不宜少于5個(gè)。根據(jù)劃分原則和北京市生態(tài)清潔小流域21項(xiàng)措施特點(diǎn)，將21項(xiàng)措施劃分為21個(gè)分部工程。

1.3 溫度應(yīng)力加載及防氧化處理平臺(tái)

多核處理器芯片的高溫環(huán)境及充氮保護(hù)由溫度應(yīng)力加載及防氧化處理平臺(tái)提供，該平臺(tái)利用了北京新潤(rùn)泰思特測(cè)控技術(shù)有限公司研發(fā)的XR8240集成電路老煉測(cè)試系統(tǒng)（圖4所示），其氮?dú)獗Ｗo(hù)型高溫試驗(yàn)箱可以提供室溫到150℃的環(huán)境溫度，并且能夠設(shè)置氮?dú)饬髁考氨Ｗo(hù)控制。

圖4 XR8240 集成電路老煉測(cè)試系統(tǒng)

該試驗(yàn)箱在經(jīng)過(guò)排氧充氮保護(hù)后，處理器芯片焊球經(jīng)長(zhǎng)時(shí)間高溫老煉也不會(huì)被氧化，保證了芯片在老煉測(cè)試過(guò)程中的品質(zhì)和安全，確保了芯片焊球在電裝工藝環(huán)節(jié)中不會(huì)出現(xiàn)假焊和虛焊的質(zhì)量問(wèn)題，對(duì)芯片整體品質(zhì)提高有著很大的作用。

除了提供必要的高溫應(yīng)力及防氧化處理外，該平臺(tái)最顯著的特點(diǎn)是利用XR8240系統(tǒng)的插座連接器將處理器老煉測(cè)試板與信號(hào)驅(qū)動(dòng)板進(jìn)行物理連接，保證處理器老煉中電應(yīng)力加載和功能參數(shù)測(cè)試。這種連接方式比目前業(yè)界普遍采用的信號(hào)線或柔性板連接要好，信號(hào)線或柔性板連接的耐高溫、抗干擾等性能較差，電源遠(yuǎn)端供電困難、信號(hào)傳輸有損失，而采用插座連接則可以有效地解決這些問(wèn)題。

2 國(guó)產(chǎn)多核處理器TDBI測(cè)試程序開(kāi)發(fā)

2.1 多核處理器的TDBI原理

多核處理器芯片TDBI方法是在老煉過(guò)程中測(cè)試芯片功能和電參數(shù)，如圖5所示，芯片在試驗(yàn)箱內(nèi)經(jīng)受溫度應(yīng)力的同時(shí)，信號(hào)驅(qū)動(dòng)板施加時(shí)鐘和全動(dòng)態(tài)激勵(lì)信號(hào)，測(cè)試系統(tǒng)通過(guò)芯片反饋的輸出數(shù)據(jù)實(shí)時(shí)監(jiān)控每塊老煉測(cè)試板上的每一顆芯片的功能好壞和電參數(shù)值，這種老煉方式不僅縮短了芯片篩選時(shí)間，同時(shí)比傳統(tǒng)靜態(tài)老煉（Burn-in）能更快、更多地暴露芯片缺陷。

2.2 多核處理器老煉測(cè)試程序要求與功能

圖5 多核處理器芯片TDBI 原理圖

處理器芯片TDBI測(cè)試程序要能實(shí)現(xiàn)在處理器芯片輸入端口施加相應(yīng)的激勵(lì)信號(hào)，輸出端口（包括芯片的固定輸入端和配置為輸入狀態(tài)的三態(tài)端）施加相應(yīng)的負(fù)載，并全程檢測(cè)特定輸出端口信號(hào)的功能（如上圖5所示）。因此老煉測(cè)試程序要求能使芯片進(jìn)行邏輯翻轉(zhuǎn)和存儲(chǔ)器翻轉(zhuǎn)，每種翻轉(zhuǎn)試驗(yàn)時(shí)間為總試驗(yàn)時(shí)間的一半。兩種翻轉(zhuǎn)試驗(yàn)的程序功能要求如下：

2.2.1 邏輯翻轉(zhuǎn)

邏輯翻轉(zhuǎn)時(shí)要求在芯片DCOK端口和TRST端口輸入低電平，持續(xù)300cycles后變?yōu)楦唠娖剑⒁恢背掷m(xù)到本階段結(jié)束，如圖6所示。

在TDI端口輸入如圖6所示的信號(hào)波形，監(jiān)測(cè)TDO端口是否輸出如圖6所示的波形。

2.2.2 存儲(chǔ)器翻轉(zhuǎn)

圖6 邏輯翻轉(zhuǎn)階段試驗(yàn)示意圖

表1 BIST 測(cè)試結(jié)果真值表

圖7 存儲(chǔ)器翻轉(zhuǎn)階段試驗(yàn)示意圖

存儲(chǔ)器翻轉(zhuǎn)時(shí)要求在芯片DCOK端口和MT_RESET端口輸入低電平，芯片狀態(tài)輸出信號(hào)MT_FSM指示芯片處于復(fù)位狀態(tài)，持續(xù)300cycles后變?yōu)楦唠娖剑⒁恢背掷m(xù)到本階段結(jié)束，芯片復(fù)位結(jié)束進(jìn)入存儲(chǔ)器自測(cè)試狀態(tài)（BIST階段），持續(xù)65000cycles后BIST測(cè)試結(jié)束，狀態(tài)輸出信號(hào)MT_FSM為BIST完成狀態(tài)，此時(shí)檢查BIST狀態(tài)輸出端口BIST_Done信號(hào)應(yīng)該為高電平，輸出端口BIST_Fail指示是否測(cè)試失敗，高電平表示失敗，輸出端口BIST_Repaire指示存儲(chǔ)器是否可以修復(fù)，如果可以修復(fù)為高電平，不需要修復(fù)為低電平，RAM測(cè)試狀態(tài)的真值表如表1所示，時(shí)序圖如圖7所示。

3 結(jié)束語(yǔ)

TDBI技術(shù)是一種有別于傳統(tǒng)老煉篩選技術(shù)的全新老煉技術(shù)與方法，它不但可以適應(yīng)快速發(fā)展的VLSI技術(shù)和產(chǎn)品的需要，也是今后VLSI老煉試驗(yàn)技術(shù)發(fā)展的趨勢(shì)。雖然TDBI測(cè)試系統(tǒng)既要求具有測(cè)試設(shè)備的功能又有老煉設(shè)備的功能，研發(fā)成本很高，但是由于該技術(shù)本身所具有的優(yōu)勢(shì)，能實(shí)現(xiàn)常規(guī)測(cè)試和傳統(tǒng)老煉所不能實(shí)現(xiàn)的諸如批量測(cè)試、多芯片協(xié)同工作測(cè)試和失效原因精確定位等目標(biāo)，因此正逐漸被業(yè)界許多廠家所采納。

[1]溫平平，焦慧芳，賈新章等.VLSI 老化篩選試驗(yàn)技術(shù)的挑戰(zhàn)[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2004，10（5）：21-25.

[2]高成，張棟，王香芬.電子元器件老煉試驗(yàn)技術(shù)[J].現(xiàn)代電子技術(shù)，2008，16（279）：189-191.

[3]郁振華，朱衛(wèi)良.FPGA 電路動(dòng)態(tài)老化技術(shù)研究[J].電子與封裝，2010，10（7）：24-27.