多晶硅薄膜制備工藝及其應用發展

摘 要：多晶硅薄膜在一些半導體器件及集成電路中得到了廣泛的應用。由于多晶硅生產成本低，效率穩定性好、光電轉換效率高，多晶硅薄膜的研究備受關注。目前多晶硅薄膜已廣泛地用于各種微電子器件的制造，其用途從柵極材料和互聯引線發展到絕緣隔離、鈍化、太陽能電池、各種光電器件等。文章介紹了制備多晶硅薄膜的多種工藝方法，結合現有工藝條件制作多晶硅納米薄膜，根據多晶硅壓阻特性理論進行了LPCVD納米薄膜工藝試驗，研究了工藝條件對多晶硅納米薄膜應變系數的影響，選取了優化的工藝條件，為多晶硅納米薄膜在今后壓阻式壓力傳感器中的應用奠定基礎。

關鍵詞：多晶硅；壓阻特性；納米薄膜；應變系數

引言

多晶硅薄膜在半導體器件和集成電路中應用廣泛，多晶硅材料可制作MOS器件的柵極材料，犧牲層材料，太陽能電池和各種光電子器件。伴隨MEMS（微電子機械系統）技術的飛速發展，多晶硅薄膜在壓阻式壓力傳感器中應用廣泛，同時多晶硅納米薄膜的壓阻特性比普通多晶硅更加優越。因此受到了廣大研究者的關注。多晶硅薄膜與單晶硅薄膜相比更容易與IC工藝兼容，多晶硅薄膜具有良好的高溫特性，高溫器件中無p-n結隔離問題。多晶硅薄膜也可制作犧牲層材料，易于微機械加工，該材料的應變系數可達單晶硅的三分之二左右，重摻雜時，多晶硅納米薄膜的應變系數比單晶硅材料的還要高。

多晶硅薄膜工藝的制備主要分高溫工藝，工藝溫度高于600℃，可在高溫石英管中熱分解工藝氣體制得，制備工藝簡單。此外還有低溫工藝，加工工藝溫度低于600℃，可尋找成本較低的玻璃作為襯底材料，適合批量生產，制備工藝相對復雜。

1 多晶硅薄膜制備

多晶硅薄膜的制備工藝有多種，包括：真空蒸發、磁控濺射，化學氣相沉積等，其中化學氣相沉積法（CVD）是多晶硅薄膜最常用的制備方法，該方法將工藝需要氣體在等離子體（PECVD）增強沉積法、催化作用、HWCVD（熱化學氣相沉積）等不同工藝條件下分解制作多晶硅薄膜。此外還包括低壓化學氣相淀積法、固相晶化（SPC）法、準分子激光晶化法、超高真空化學氣相淀積（HV/CVD）、快速熱退火、電子束蒸發等[2]。

化學氣相沉積工藝中一種為PECVD（等離子增強化學氣相沉積），該工藝是利用輝光放電的電子或等離子體來激活化學氣相沉積反應，經過一系列的遷移、脫氫等過程，在襯底表面沉積成膜的方法。工藝中SiH4氣體和H2混合后經輝光分解成等離子體，或者直接通入純SiH4，純硅烷氣體分解沉積薄膜為非晶硅薄膜。一般多晶硅薄膜工藝中SiH4氣體在輝光放電條件下，設備中高能電子與SiH4氣體發生撞擊，氣體分解成離子團，其主要反應式如下所示：

SiH4→SiH2+H2

SiH4→SiH3+H2

SiH4→Si+H2

氣體分子與離子團的自由行程小于反映腔室內的尺寸，分子向襯底擴散，分子與離子團相互撞擊進行反應，主要反應式如下所示：

SiH2++SiH4→Si2H6

Si2H6++SiH2→Si3H8

工藝腔室內各種反應離子團擴散、碰撞，不同反應活性和濃度的離子團，沉積到達襯底底部。SiH3基團活性較小不容易達到襯底成膜。

沉積過程為薄膜成膜的第一步，接著就是沉積氣體分子或基團在表面的解吸過程，在此過程中表面生產脫H，同時各種基團可反應形成Si-Si鍵，薄膜進一步生長。

脫H過程是薄膜成膜重要的階段。H可通過氣體分子從表面釋放，從真空系統抽走，也可通過與表面基團反應形成氣態分子而移除。在等離子體增強化學氣相沉積多晶硅薄膜過程中，只有當硅烷濃度達到臨界值時，才能產生多種Si顆粒，顆粒附著在襯底表面發生進一步反應，薄膜逐漸生產。

LPCVD（低壓化學氣相沉積）工藝，主要原理為在低壓條件下。一般在1個大氣壓以下，將反應氣體通入密閉的真空臥室或立式可加熱石英管中，工藝氣體經熱分解，分解成各種基團或副產物，基團附著在襯底表面形成硅膜，該工藝需要較低的工藝腔室壓力和適宜的工藝溫度來控制反應工藝氣體及副產物的形成。同時，各種工藝氣體的比例不同，工藝成膜的效果和薄膜的應力也不盡相同。通常應用LPCVD沉積多晶硅薄膜的晶粒尺寸小于500nm，應用LPCVD沉積多晶硅時，需要襯底潔凈度高，同時改變工藝溫度，工藝爐體內壓力，均可制作不同薄膜特性的材料。低壓化學氣相沉積設備與一般的常壓熱壁式裝置的主要區別在于它需要一套真空泵系統維持整個系統的工作氣壓。下圖為典型LPCVD裝置示意圖：

圖1 典型LPCVD裝置示意圖

綜上所述，化學氣相沉積多晶硅薄膜是個物理和化學混合的工藝過程，工藝過程中首先反應氣體通入沉積腔室經過輝光放電或熱分解擴散成離子團或氣體分子，接著反應物分子附著在襯底表面，其中有部分反應物可繼續進行一系列的化學反應，在襯底表面碰撞、遷移、沉積，同時副產物解吸附變成可由真空系統抽走的氣體反應物。

此外還可以采用RF-PECVD（射頻等離子增強化學氣相沉積）制作多晶硅薄膜，該工藝在低溫下沉積，采用SiH4氣體和H2氣體混合，工藝沉積速率太低。采用VHF-PECVD（甚高頻等離子增強化學氣相沉積）來提高沉積速率。該工藝主要由于VHF激發的等離子體比常規工藝電子溫度低、密度大、活性高。

快速熱化學氣相沉積（RTCVD）依據光或射頻感應加熱襯底，使工藝溫度達到反應要求。該工藝反應室內壁溫度較低，與其他高溫沉積工藝相比該設備相對簡單，沉積速率高。制備薄膜先用CVD或者蒸發制得非晶硅薄膜，經固相晶化技術（SPC）技術，使非晶硅薄膜硅原子再次激活、重組，將非晶薄膜發生晶化變成多晶硅薄膜。太陽能電池多晶硅薄膜，采用成本較低的材料做襯底，以硅烷氣體為原料，應用等離子增強方法制備非晶硅薄膜，用退火熱處理方法將非晶硅轉化為多晶硅薄膜。該方法適合批量生產、工藝簡單、成本低。常規高溫爐退火、快速熱退火、金屬誘導晶化、微波誘導晶化等都屬于固相晶化的范疇。

2 多晶硅薄膜的壓阻特性

多晶硅薄膜材料一般由許多小晶粒組成，在晶粒內部原子成周期性有序地排列，把每個晶粒看作小的單晶塊，不同晶向的小顆粒由晶粒間界連接。晶粒間界結構復雜，原子無序排列。最先報道多晶硅壓阻特性的是日本的Onuma和Sekiga。他們研究多晶硅壓阻效應主要是由晶粒內部遷移率、晶粒表面、晶粒間界遷移率引起的。他們稱此為遷移率模型，多晶硅薄膜應變因子表示為：

G=■ （1）

上式中， Gg為晶粒內部遷移率變化引起的應變因子，Gb為晶粒間界遷移率變化引起的應變因子，Gs為表面遷移率引起的應變因子，α=μg/μb，β=μg/μs。該理論認為制備應變因子較大的多晶硅薄膜需要增大晶粒度、提高結晶度，可以減少晶粒間界的陷阱密度。

在1984年French和Evens給出了多晶硅薄膜壓阻效應模型。該模型采用將所有可能晶粒取向上求平均的方法計算薄膜應變因子。該模型計算結果與試驗結果一致。他們采用陷阱模型描述了多晶硅薄膜晶粒的狀態，他們擬認為晶粒邊界和耗盡區對應變不敏感，結合晶粒的中性區和晶粒邊界勢壘區壓阻效應，得出結論中性區壓阻效應比勢壘區強一倍，薄膜晶粒度越小，勢壘區越大，壓阻效應越弱。該理論被許多實驗證實。

圖2表示多晶硅薄膜陷阱模型的示意圖。在一維的情況下，多晶硅的電阻率ρ被看成是晶界電阻率和晶粒中性區電阻率的串聯平均電阻率，

？籽=■？籽g+■？籽b （2）

式中L是平均晶粒度；W為晶粒耗盡區寬度；ρg晶粒中性區的電阻率；ρb耗盡區的電阻率。如果ρb對應變不敏感，有

■=■·■ （3）

由式（2）和式（3）可知，多晶硅壓阻效應主要來源于單晶晶粒，勢壘區電阻也會引起應變因子較大變化，耗盡區電阻率越大，多晶硅薄膜應變因子越小。

圖2 多晶硅薄膜晶粒單元的一維模型

上述多晶硅壓阻效應模型認為應變引起熱電子發射電流變化，使勢壘區壓阻效應增強。哈爾濱工業大學劉曉為教授利用熱電子發射理論得出應變因子公式，試驗表明晶粒間界勢壘區壓阻系數與晶粒壓阻系數成正比，但中性區壓阻效應占主導。多晶硅薄膜一般由晶粒中性區和勢壘區構成，多晶硅壓阻特性單元應變因子可表示為：

GC=■+■ （4）

上式Gg、Rg分別為晶粒中性區的應變因子和電阻，Gb、Rb分別為勢壘區的應變因子和電阻。

通常Gg、Gb定義為常數，Gg>Gb，上述表示多晶硅應變因子隨勢壘區與中性區電阻值比值減小而增大。摻雜濃度越高，勢壘區高度和寬度越小，勢壘區電阻與中性區電阻的比值也下降。因此，單位應變因子隨摻雜濃度增加而增大[4]，如圖3所示摻雜濃度與應變因子的關系。上圖可與P型單晶硅應變因子與摻雜濃度關系圖結合，可知多晶硅應變因子G與濃度間的關系，如圖4所示：

經上述分析，多晶硅薄膜厚度和晶粒度在幾百納米以上，壓阻特性的研究和進展已經成熟。現有理論壓阻特性與薄膜結構間的關系為：晶粒中性區的壓阻效應較大，晶粒邊界勢壘區小，薄膜晶粒度越小，壓阻效應就越弱。

為了提高多晶硅薄膜的壓阻特性，需要提高薄膜晶粒度和結晶度。通常膜厚越薄，晶粒度越小。現有多晶硅模型沒有對納米尺寸效應對壓阻特性影響。Schubert等人計算了隨機織構多晶硅的應變因子，應用晶粒度120nm，摻雜濃度 2.5×1019cm-3，實驗所得應變因子為24.6。現有壓阻特性理論，晶粒越小，應變因子越小，實驗對于晶粒度較小的納米薄膜，應變因子反而30以上，甚至更大，LeBerre等人對膜厚50nm，晶粒度20nm多晶硅納米薄膜進行實際測試，測試應變因子達到30以上。這表面現有的壓阻特性理論存在缺陷。近年來研究者利用量子力學隧道效應的原理并結合半導體能帶理論[5]，分析多晶硅納米薄膜的導電機構，從而發現隧道電流隨應變而變化，產生壓阻效應，這就是隧道壓阻效應。經過實驗，多晶硅薄膜在重摻雜條件下，這種勢壘區的壓阻效應非常顯著，因此多晶硅納米薄膜具有更好的壓阻特性。

3 多晶硅納米薄膜工藝

針對現有的多晶硅壓阻特性理論進行了LPCVD納米薄膜工藝試驗，該工藝采用4英寸〈100〉晶向單晶硅片為襯底，硅片厚度500um。在襯底上氧化200nm，作為絕緣層，沉積工藝氣體壓力100kpa以下，硅烷流量為100sccm。沉積厚度為60nm的多晶硅薄膜。應用離子注入濃度為2.3×1020cm-3的硼，在1080度退火30分鐘。經微機械平面工藝光刻、蒸發鋁等，結合壓阻式壓力傳感器制作工藝，制作4個壓敏電阻。經電極連接制作惠斯通電橋，下圖為典型多晶體壓力傳感器示意圖。

圖5 典型的多晶硅壓力傳感器

本實驗主要研究淀積溫度對沉積薄膜結構的壓阻特性的影響，實驗在不同溫度下制作納米薄膜，制作工藝參數如下表：

驗在不同淀積溫度條件下制備了多晶硅納米薄膜（膜厚60nm），襯底采用〈100〉晶向單晶硅片。具體工藝參數如表1所示。下列工藝中沉積納米薄膜的厚度一致，摻雜濃度相同，只考慮沉積溫度對納米薄膜的影響。

表1 不同淀積溫度多晶硅納米薄膜的工藝參數

4 實驗結果

經上述工藝試驗，得出不同沉積溫度下的納米薄膜，工藝考慮了從560度到670度的溫度工藝，結合圖6中SEM納米薄膜照片可知，溫度在低于600℃時，多晶硅納米薄膜晶粒較小，納米薄膜呈無定形狀態；當沉積溫度高于600℃時，多晶硅薄膜晶粒度顯著，部分薄膜出現多晶態。因此薄膜從600度開始從無定性態開始轉變為多晶態。當沉積溫度670度時，樣品晶粒度較大，沉積溫度620度時，晶粒度幾乎同670度近似，如此可見晶粒度與工藝薄膜沉積溫度無關。

多晶硅薄膜不同晶態結構對薄膜的壓阻特性影響明顯。在高摻雜濃度時對該工藝薄膜進行壓阻特性測試。常溫下應變系數與淀積溫度的關系如圖7所示。

在制作不同溫度下制作多晶硅薄膜，經微機械工藝制作敏感電阻，給出了不同溫度下多晶硅壓敏電阻的電阻率的關系圖，如圖8所示。

5 結論

結合現有工藝手段制作多晶硅納米薄膜，應用最新的壓阻特性理論對納米薄膜進行了實驗和數據分析，根據圖7和圖8可知，淀積溫度為560℃和580℃的薄膜雖然具有大的應變系數，但其電阻率較高，薄膜穩定性差，不適合制作壓敏電阻，主要是納米薄膜內晶粒呈無定形態硅較多，對于淀積溫度為600℃、620℃和670℃的薄膜，它們的電學特性都比較穩定，淀積溫度為620℃的薄膜應變系數較大，因此依據納米薄膜的穩定性和應變系數參數來說，多晶硅納米薄膜沉積溫度在620度時，薄膜壓阻特性最優。

6 應用發展

多晶硅薄膜已在壓阻式壓力傳感器中得到廣泛的應用。通常典型的多晶硅壓力傳感器大都利用單晶硅做襯底，采用硅杯結構應用LPCVD沉積多晶硅薄膜作壓敏電阻，用離子注入摻雜硼元素。還有的壓力彈性膜以外延生長硅層制作，極少多晶硅壓力傳感器采用非硅材料，80年代美國通用研究金屬上多晶硅應變傳感器 ，實驗選用金屬鉬作為襯底，利用氮化硅和PSG制作絕緣層，采用CVD沉積1um厚多晶硅薄膜。上述結構壓力感器具有制作工藝簡單、靈敏度高和一定的高溫特性等特點。2007年，哈爾濱工業大學的劉曉為等人在PNTF壓阻特性的研究中發現，重摻雜可將PNTF的GF提高到34，并且TCR及TCGF也會降低近一個數量級。為了解釋該現象，隧道壓阻模型被建立并得出重摻雜下晶界的壓阻系數要高于晶粒中性區的結論，其理論值與實驗結果也相吻合。他們將該技術應用到多晶硅壓力傳感器的制作中，研究者還研究出不同納米薄膜制作工藝參數對壓阻特性的影響，包括薄膜厚度，摻雜濃度不同，沉積溫度等[6]。

隨著納米薄膜技術的發展，該薄膜具有良好的壓阻特性，重摻雜濃度下多晶硅納米薄膜具有比普通多晶硅薄膜更優越的壓阻特性[7]。能在保證較高應變系數的前提下，降低其溫度系數，有利于提高多晶硅壓力傳感器的性能，對于發展高靈敏、低溫漂、寬工作溫度范圍的低成本壓力傳感器具有重要的應用價值。

參考文獻

[1]Malhaire C，Barbier D.Design of a polysilicon-on-insulator pressure sensor with original polysilicon layout for harsh environment . Thin Solid Film，2003，427 ：362.

[2]吳嘉麗，李仁鋒，譚剛，等.LPCVD多晶硅薄膜制備技術；第六屆全國表面工程學術會議論文集.2006：439-441.

[3]Liu Xiaowei，Huo Mingxue，Chen Weiping，et al.“Theoretical research on piezoresistive coefficients of polysilicon films”.Chinese Journal of semiconductors，2004，25（3）：292.

[4]揣榮巖，劉曉為，霍明學等.摻雜濃度對多晶硅納米薄膜應變系數的影響[J].半導體學報，2006，27（6）：25-30.

[5]揣榮巖，劉曉為，潘慧艷等.不同淀積溫度多晶硅納米薄膜的壓阻特性[J].傳感技術學報，2006，19（5）：1810-1814.

[6]Xiaowei Liu，Xuebin Lu，Rongyan Chuai，Huiyan Pan，Xilian Wang，Jinfeng Li，“The influence of doping concentration on piezoresistive temperature characteristics of polysilicon nanofilms，” in Proc. of SPIE，6423，Harbin，2007，pp. 2NI-2N7.

[7]Xiaowei Liu，Rongyan Chuai，Minghao Song，Huiyan Pan，Xiaowei Xu，“The influences of thickness on piezoresistive properties of poly-si nanofilms，”in Proc. of SPIE，6186（3-4），Strasbourg，2006，pp. OVlOV9.

作者簡介：李海博，2005年黑龍江大學電子工程學院微電子專業獲得學士學位，現工作于中國電子科技集團公司第四十九研究所；從事力學量傳感器研究，完成軍事新品項目，參與型譜項目，軍事預研項目數項。