模擬集成電路頻率特性自測試技術(shù)研究

葛 勇，薛 冰，王聰麗

（武警石家莊士官學(xué)校，河北 石家莊 050061）

由于模擬信號本身參數(shù)多、信息豐富［1］，在對信號處理的過程中，除了需要像數(shù)字電路那樣考慮信號的延遲，還要考慮信號失真、電路自激、頻率損失等問題，所以對于簡化模擬電路測試系統(tǒng)有較大的難度［2］。在研究過程中發(fā)現(xiàn)，模擬集成電路的眾多性能參數(shù)都與頻率有關(guān)［3－8］，因此考慮選擇利用頻率極為豐富的脈沖信號為研究對象［9］，選用脈沖測試技術(shù)為核心技術(shù)展開研究。除了脈沖信號包含有豐富的頻率信息外，脈沖信號還有利于信號的數(shù)字化，可大幅度簡化測試電路的優(yōu)勢。脈沖信號經(jīng)過模擬電路系統(tǒng)后，可以通過其頻率響應(yīng)的變化情況來檢測該系統(tǒng)的頻率響應(yīng)、能量傳輸效率等關(guān)鍵指標(biāo)，可得到該電路的部分核心性能。

1 脈寬測試法與頻率特性

1.1 脈沖參數(shù)與頻率特性的關(guān)系

在圖1表示中脈沖波形中，δ表示脈沖的頂降，tr表示脈沖的上升時間，tf表示脈沖的下升時間。脈沖信號經(jīng)過模擬電路后，其參數(shù)與模擬電路頻率響應(yīng)有如下的關(guān)系［10］：

式中，fH表示模擬電路的上限頻率，Tp表示脈沖信號的寬度，Us表示輸入的脈沖信號的幅度，fL表示模擬電路的下限頻率。

在工程中，fL?fH［11］，因此，在考察模擬電路的頻率響應(yīng)時，通常僅測試上限頻率就可以了。根據(jù)式（1），可以把上限頻率的測試轉(zhuǎn)換成脈沖信號上升時間的測試。

圖1 脈沖波形

相比直接測量，脈寬測試法能夠延長被測時間，可降低對計數(shù)脈沖頻率的要求；同時僅需設(shè)定一個電壓比較閾值0.1Uom，降低了測試過程中輔助電路的資源占用率，減少了硬件需求量，提高了測試的可行性。

1.2 激勵脈沖參數(shù)的選擇

1.2.1 頻率選擇條件

（1）條件1：被測電路的上限截止頻率fH應(yīng)大于激勵脈沖的基波頻率fi，并小于激勵脈沖8次諧波的頻率，即

理想的脈沖信號包括無窮多頻率成分，是各種頻率的正弦波和余弦波的疊加［5］。矩形脈沖f（t）可以分解為以下頻率成分：

式（4）中，第1項a0是直流成分，第2項稱為基波，其他各項統(tǒng)稱為高次諧波［12］。式（5）中，an是n次諧波分量的幅度，Um為脈沖幅度，tp0.5為脈沖寬度，T為脈沖周期。

信號與系統(tǒng)理論中認(rèn)為，當(dāng)n次諧波的幅度小于基波幅值的1/10時可忽略不計，加上脈沖信號頻率分量僅有基波的偶次倍，因此，可以認(rèn)為脈沖信號占有8fi的頻帶寬度，此處fi代表基波頻率。

本文提出的脈沖測試方法以激勵信號通過被測電路前后頻率成分的變化為主要特征。當(dāng)激勵信號頻率高于被測電路截止頻率時，測試信號將全部被電路濾掉以致無法檢測到；當(dāng)激勵信號的8次諧波頻率分量仍小于被測電路截止頻率時，測試信號將全部通過被測電路。這兩種情況下的均無法測得正確的結(jié)果，因此條件1是必要條件。

（2）條件2：激勵信號的最大變化速率須小于被測電路（運(yùn)放）的轉(zhuǎn)換速率SR，有

若在運(yùn)放的輸入端加一余弦電壓ui＝Umcosωt，則輸出電壓為uo＝－AUmcosωt，A為放大倍數(shù)，此時輸出電壓最大變化速率為

由式（4）可知，脈沖信號可分解為多個余弦信號之和，每一個頻率分量的最大變化速率為

則周期矩形脈沖信號的最大變化速率 u′f（t）＝max（u′n）。

轉(zhuǎn)換速率是指放大電路在閉環(huán)狀態(tài)下，輸入信號為大信號時，放大電路輸出電壓對時間的最大變化速率［13］，即

當(dāng)運(yùn)放的轉(zhuǎn)換速率SR不能跟上輸出信號電壓波形的變化時，就造成輸出波形的失真，進(jìn)而影響到建立時間tr以及截止頻率fH的測試。因此要保證輸出電壓波形不失真必須滿足u′f（n）＜SR，變形后即為式（6）。

另外，還應(yīng)確保輸出信號上升時間小于激勵脈沖寬度，否則輸出信號將無法正常上升到最大值。這一點(diǎn)與信號幅值、電路增益有直接關(guān)系，所以激勵信號的幅度也需要加以限定。

1.2.2 幅度的選擇條件

2 測試方案設(shè)計

設(shè)計的脈寬測試法測頻率響應(yīng)的測試系統(tǒng)框圖如圖2所示。通過把一定頻率和幅度的方波信號作為測試電路的激勵源送入被測電路，通過提取被測電路響應(yīng)信號的建立時間，進(jìn)而達(dá)到測試電路頻率特性的目的。

圖2 模擬集成電路測試系統(tǒng)框圖

各部分的作用如下：

（1）方波產(chǎn)生器：產(chǎn)生被測電路需要的一定頻率、一定幅度的方波信號。

（2）外圍輔助電路：由于被測為模擬集成電路，需要外圍的電阻、電容支持，才能實(shí)現(xiàn)其功能或某種功能。

（3）電平變換電路：把被測集成電路輸出的脈沖信號變換為低電平為零電平的脈沖信號。

（4）幅度提取電路：提取出脈沖信號的幅度。

（5）10%Um或90%Um電平產(chǎn)生電路：把提取到的脈沖幅度Um經(jīng)過電阻分壓電路，得到10%Um電平或90%Um電平，作為比較器的基準(zhǔn)信號。

（6）比較器電路：以前面產(chǎn)生的基準(zhǔn)信號為基準(zhǔn)，與電平變換電路送出的脈沖信號進(jìn)行比較，得到該脈沖信號10%Um處的脈沖寬度或90%Um處的脈沖寬度，其輸出的信號是TTL電平的脈沖信號。

（7）脈寬測量電路：用來測量比較器電路送來的脈沖信號的寬度。進(jìn)而在顯示電路上顯示出被測集成電路響應(yīng)信號10%Um處的脈沖寬度值或90%Um處的脈沖寬度值。

由脈寬測量電路中得到系統(tǒng)建立時間后就可以根據(jù)式（3）計算出被測電路的上限頻率（即被測電路的頻率響應(yīng)）。

3 實(shí)驗驗證

3.1 測試方法的驗證

為了驗證通過測試脈沖響應(yīng)信號的脈沖寬度得到脈沖上升時間的正確性，我們用通用集成運(yùn)算放大器μA741搭接了一個放大電路和一個低通濾波器電路，分別見圖3和圖4。

圖3 電壓放大器電路

用Tek AFG3101函數(shù)信號發(fā)生器和Tek APO4054B示波器構(gòu)成實(shí)驗環(huán)境。

（1）對電壓放大器電路的測試。首先以正弦波為激勵信號，采用點(diǎn)頻法測得電壓放大器的上限頻率為45kHz。然后，以fi＝10kHz、Uim＝100mV方波為激勵信號，直接用游標(biāo)在示波器上測試上升時間，得tr＝7.5μs，下降時間tf＝7.5μs。計算上限頻率為fH＝46.7kHz。

圖4 低通濾波器電路

再后，用游標(biāo)在示波器上測試0.1Um處的脈沖寬度tP0.1＝57.60μs。計算得到tr＝tP0.1－tP0.5＝7.6μs，得fH＝46.1kHz。

（2）對低通濾波器電路的測試。按照測試電壓放大器電路的步驟，得到以下結(jié)果：

點(diǎn)頻法：低通濾波器的截止頻率fc＝405Hz。

用頻率為50Hz、幅度為1V方波信號作激勵信號，直 接 測 上 升 時 間，得 tr＝830.0 μs，計 算得fc＝422Hz。

測試0.1Um處的脈沖寬度tP0.1＝10.85ms，得tr＝tP0.1－tP0.5＝850μs，得fc＝412kHz。

3.2 測試方案的驗證

圖5為驗證本文提出的測試方案所設(shè)計的實(shí)驗電路。從所選擇的電路形式可看出，貫徹了用于測試的輔助電路最簡的原則。該實(shí)驗電路用單片機(jī)構(gòu)成了一個自動測試系統(tǒng)，測試對象選擇了單片模擬濾波器芯片MAX292，測試系統(tǒng)的工作頻率為12MHz，所產(chǎn)生的計數(shù)脈沖頻率為1MHz。

被測集成電路輸出的脈沖信號上會疊加直流分量，所以其低電平不是零電平，這對后續(xù)的電平提取和比較造成極大不便。因此，設(shè)計了電平轉(zhuǎn)換電路把該信號變換為低電平為零電平的脈沖信號。

圖5中幅度提取電路采用了倍壓檢波電路的形式，通過電容C4保持住脈沖信號幅度?？紤]到脈沖信號的幅度有正、有負(fù)，因此采用倍壓電路，保證在電容C4得到的電平為正、負(fù)幅值之和。

圖5 模擬集成電路自測試電路

圖5中的電平控制電路、幅度提取電路、比較器電路均是用于測試的輔助電路，它們的作用如前所述。雖然這僅是一個實(shí)驗電路系統(tǒng)，但為了體現(xiàn)內(nèi)建自測試系統(tǒng)的要求，這些電路均采用了最簡電路形式（主要由電阻、電容和二極管組成）。這樣一來，必然對測量的準(zhǔn)確性造成一定影響，如二極管的開啟電壓、數(shù)字電位器的量化誤差等。當(dāng)然，由于這些影響均造成的是系統(tǒng)誤差，可以通過單片機(jī)系統(tǒng)進(jìn)行修正。下面通過采用傳統(tǒng)測試方法和由單片機(jī)構(gòu)成的自動測試系統(tǒng)，對其測試的正確性進(jìn)行驗證。

為了保證測試的準(zhǔn)確性，采用了多次測試的方法，分別測試了MAX292脈沖響應(yīng)信號0.1Uom和0.9Uom處的脈沖寬度，測試數(shù)據(jù)見表1和表2。

表1 0.1Uom處的脈沖寬度數(shù)據(jù)

表2 0.9Uom處的脈沖寬度數(shù)據(jù)

4 方法正確性分析

通過用μA741搭接的放大電路和低通濾波器電路的實(shí)驗，驗證了本文提出方法的正確性。該實(shí)驗中，首先用測試頻率特性的經(jīng)典方法——點(diǎn)頻法進(jìn)行測試。點(diǎn)頻法采用的激勵信號為正弦信號，它測試的準(zhǔn)確性主要依賴于所選測量儀器的精度。我們選用的示波器和信號發(fā)生器均是性能較高的測量儀器，因此測出的上限頻率的數(shù)據(jù)是準(zhǔn)確的，可以把它作為準(zhǔn)確值來用。接下來，分別采用直接測試上升時間的方法和本文提出的測試0.1Uom或0.9Uom處脈沖寬度得到上升時間的方法，得到上限頻率。分別對照點(diǎn)頻法得到的上限頻率進(jìn)行誤差計算。

電壓放大器的上限頻率測試誤差：

直接測上升時間方法的誤差γ1為

先測量脈沖寬度的方法的測試誤差γ2為

低頻濾波器電路的上限頻率測試誤差：

直接測上升時間方法的誤差γ1為

先測量脈沖寬度的方法的測試誤差γ2為

從以上的誤差計算可以反映出，測量誤差均小于5%，可以說無論是直接測上升時間還是用本文提出的先測量脈沖寬度，再換算成上升時間的方法，均能較準(zhǔn)確地得到上限頻率。另外，從數(shù)據(jù)上還反映出，本文方法的測試準(zhǔn)確性稍高于直接測上升時間的方法，其原因是人為因素造成的。由于用示波器直接測上升時間，需要首先調(diào)整被測脈沖在示波器顯示屏上占滿5格，這樣才能定位0.1Uom和0.9Uom的位置，然后，再把脈沖上升沿在屏幕上充分展開，測量才比較準(zhǔn)確。然而，脈沖信號經(jīng)過放大器（或濾波器）電路后，波形的高、低電平不會嚴(yán)格的一致，會發(fā)生一些變化，因此調(diào)整5格會出現(xiàn)偏差，從而造成一定的測量誤差。而測試脈沖的寬度時，該影響相應(yīng)就要弱一些，只要求找準(zhǔn)0.1Uom或0.9Uom的位置就可以了。因此，從測量數(shù)據(jù)上表現(xiàn)出測脈沖法比直接測上升時間法要準(zhǔn)確一些。

（

）

［1］Sunter S，Nadeau－Dostie B.Complete contactless I/O testing：reaching the boundary in minimizing digital IC testing cost［C］//Proc Int’l Test Conf（ITC 02）.2002：446－455.

［2］朱振軍，林明，宋月麗.基于邊界掃描技術(shù)的板級測試分析［J］.電子設(shè)計工程，2012，20（9）：127－129.

［3］Robert J.A method of extending an 1149.1bus for mixed－signal testing［C］//International Test Conference.1996：410－416.

［4］Kenneth P Parker.The Boundary－scan handbook second edition［M］.Kluwer Academic Publishers，New York，Boston，Dordrecht，London，Moscow，2002.

［5］Chen Xiaomei，Meng Xiaofeng，Zhong Bo Application of boundary scan idea on analog circuit specialty testing［J］.Sixth Intl.Symp on Instrumentation and Control Technology，2006（6358）：271－277.

［6］Mohammed Ali Abdel.An anlog mixed－signal controller［C］//The 45th Midwest Symposium on test.2002：384－387.

［7］馮長江，李曉峰.模擬電路邊界掃描功能性測試模型研究［J］.計算機(jī)測量與控制，2011，19（10）：2337－2339.

［8］IEEE.IEEE Standard for mixed－signal test bus［M］.Institute of E－lectrical Engineers，Inc，2000.

［9］Hannu J，H?kkinen J，Voutilainen J V，et al.Current State of the Mixed－Signal Test Bus 1149.4［J］.Journal of Electronic Testing，2012，28（6）：857－863.

［10］Lin H，Hou Z，Yao F，et al.The Study of Design for Testability on Analog Circuit Based on Boundary－Scan［C］//Computer Science＆ Service System （CSSS）.2012International Conference on IEEE，2012：195－198.

［11］Feng Changjiang，Xue Bing.A Method for Analog Integrated Circuit Embedded Self－test［J］.Applied Mechanics and Materials，2013，817：1069－1072.

［12］李白，舒鵬飛，楊靜竹，等.集成運(yùn)放參數(shù)測試儀［J］.科技創(chuàng)新導(dǎo)報，2009（19）：218.

［13］李杰，楊軍，李銳，等.一種實(shí)現(xiàn)數(shù)?；旌想娐分蠥DC測試的BIST結(jié)構(gòu)［J］.微電子學(xué)，2004，34（4）：466－468.