實時波前處理機中的同步開關噪聲抑制

楊 海 峰， 饒 長 輝， 李 梅， 周 睿

（1.中國科學院 光電技術研究所，四川 成都 610209；2.中國科學院 自適應光學重點實驗室，四川 成都610209；3.中國科學院大學，北京 100049）

自適應光學（AO）是一種實時測量和校正光學系統像差的新技術，主要由波前傳感器、波前處理機、波前校正器3大部分組成.實時波前處理機（RT－WFP）是自適應光學系統的核心部件，實時處理波前傳感器輸出的信號，計算出波前誤差，得到波前校正器上所需施加的控制信號[1].由于波前處理機對系統時延非常敏感，為降低系統時延及應對未來更大規模的自適應光學系統，波前處理機中采用了大量高速運算器件及數據傳輸器件，運算部件頻率從500MHz覆蓋到1.2GHz，高速傳輸通道達到6.25Gbit/s速度.又由于板上電平標準的多樣化，系統也對整個電源配送網絡（PDN）的質量要求越來越嚴格.為保證系統穩定工作，在波前處理機設計中，必須考慮同步開關噪聲（SSN）對電源完整性的影響.

目前國內外針對波前處理機中同步開關噪聲問題的研究開展較少，方法較為獨立，缺少對同步開關噪聲綜合性的抑制研究，手段多以犧牲系統性能來保證電路的正常工作.如為解決哈勃望遠鏡中出現的同步開關噪聲問題，設計人員采用禁止模數轉換電路中的時鐘信號并屏蔽了復位信號的方法，使系統正常工作[2]；中國科學院光電技術研究所的61單元自適應光學系統通過降低波前處理機的工作頻率以減少噪聲，保證電源完整性[3].筆者結合實時波前處理機的電路特點，針對同步開關噪聲，給出了綜合性的噪聲抑制方法，在不降低系統工作頻率的情況下，保證處理機的電源完整性.

1 實時波前處理機中同步開關噪聲分析

實時波前處理機的結構如圖1（a）所示.現場可編程門陣列（FPGA）通過Full模式相機鏈路（Camera Link）接口接收相機數據，速度高達4.8Gbit/s，以完成圖像處理、斜率計算和復原運算，并將數字信號處理器（DSP）計算出的變形鏡控制電壓通過擴展接口輸出到變形鏡上，以對系統進行控制.中間產生的結果數據通過吉赫以太網傳送到監控計算機內進行數據保存，用于數據后處理.板上帶有自定義SMA接口及光纖接口，速度高達6.25Gbit/s，可在必要時進行多板互連，完成系統擴展功能.同時，板上具有5V、3.3V、2.5V、1.8V、1.2V、1.0V及0.9V共7種電平標準.在系統工作的過程中，高幀頻電荷耦合器件（CCD）相機數據采集，高速信號的傳輸及中間結果的存儲都對信號質量有嚴格的要求，如果電源配送網絡的設計不能滿足電源完整性需求，則會影響到整個系統工作時序，甚至使系統失效.

同步開關噪聲主要由電源配送網絡中的I噪聲和器件工作時I/O狀態切換產生的互感耦合噪聲兩個機制產生.由于同步開關噪聲密切依賴于系統的物理幾何結構，因此，準確量化同步開關噪聲非常困難.但其大小可半定量地看做正比于同時進行操作的驅動器個數、回路總電感及電流變化率[4].驅動器數目越多，同步開關噪聲越嚴重.

圖1 自適應光學實時波前處理機結構及SSN傳播示意圖

圖1（b）描繪了實時波前處理機中，同步開關噪聲經由電源配送網絡傳導所引起的信號完整性與電源完整性問題.FPGA和DSP及多種高速接口在同時工作時，芯片管腳的同時開關行為需要吸取或釋放大量的瞬時電流，導致了電源配送網絡中的電壓波動，電壓波動通過電源配送網絡傳播形成分布式電源噪聲，噪聲耦合到高速信號線中，導致信號畸變，眼圖趨于閉合；又由于電源和地平面的存在，平面對具有諧振腔的性質，同步開關噪聲正是這種激勵的主要來源，會引起電源地平面對構成的諧振腔發生諧振，從而對置于其上的電子元件和器件造成嚴重影響.

由以上分析可知，由于同步開關噪聲主要通過電源配送網絡傳播，尤其是電源地平面對.因此，在處理機的電源配送網絡的設計中，有效抑制同步開關噪聲，使系統正常工作，是重要的任務之一.

2 同步開關噪聲的抑制

抑制同步開關噪聲最根本的辦法就是從源頭上減少同步開關噪聲的產生.但數字系統是利用晶體管的開關來獲得邏輯功能的，減少開關總數的方法是不能實現的.但如果將同步開關噪聲在傳播的途徑中進行抑制，則是實際的選擇.典型的電源配送網絡由系統外電源配送網絡、印刷電路板（PCB）電源配送網絡、封裝電源分配網絡及芯片內電源分配網絡構成.由于每個部件的傳輸效率與頻率不同，所以對應的噪聲抑制方法也不同[5].電源模塊的頻率響應范圍大約在DC到1kHz之間；大電解電容在1kHz～1MHz范圍能夠保持較低阻抗；高頻陶瓷電容則在1MHz到幾百兆赫茲頻率上保持較低阻抗；電源/地平面對在100MHz以上頻率時才能發揮去耦作用，而更高頻的噪聲抑制就需要在封裝內及芯片內部采用特殊技術進行處理.在波前處理機的板級設計中，頻段一般為中高頻，筆者對這個頻段的電源配送網絡設計進行研究，通過加入去耦電容，平面分割及設計電磁帶隙（EBG）結構抑制同步開關噪聲傳播.

2.1 去耦電容抑制平面噪聲

RT－WFP中如高速時鐘、高速串行收發器等噪聲芯片會更容易受到同步開關噪聲的影響，可以在這類芯片周圍放置一些電容器，將其從平面間諧振噪聲傳播中保護起來，為同步開關噪聲提供低阻抗通道，防止其擴散到其他區域，從而形成一道噪聲隔離墻.電容的去耦能力和其所處的位置密切相關.為了研究電容去耦能力和端口距離之間的關系，設計如圖2（a）所示的4層PCB結構，板卡大小為228.6mm×152.4mm，相對介電常數為4.4，介質損耗因子為0.02，兩個端口位置分別位于板卡兩端，端口1坐標為（50.8，50.8），端口2坐標為（139.7，76.2）.在板上均勻放置垂直電容值為4.7nF，寄生電感（ESL）為0.53nH的電容器，電容器間間距為25.4mm.端口1周圍均勻放置的4個局部去耦電容與端口1之間間距為d，取d分別為25.4mm，50.8mm，76.2mm，以測試局部電容放置距離與敏感芯片噪聲抑制的關系.

圖2 去耦電容分布平面圖及局部去耦電容與全局去耦電容對平面噪聲的去耦仿真結果

為更方便描述，引入轉移阻抗Z21.Z21能確定從輸入端口進入的噪聲電流在輸出端口產生的噪聲電壓.轉移阻抗越小，則代表接收端口接收到的噪聲電壓越小.從圖2（b）中可以看出，在0～673MHz頻段內，無去耦電容平面的轉移阻抗Z21比放置局部去耦電容時大，因為在低頻范圍內，電容器的寄生電感影響較小，去耦電容可以為噪聲電流提供低平面阻抗回路，將噪聲限制在一定區域內.在861MHz后，去耦能力下降較明顯，此時寄生電感起主要作用，去耦電容器的電容屬性幾乎消失，噪聲電流會另外選擇低阻抗路徑流動，將噪聲加載在其他信號線路.而加入全局去耦電容后，由于局部去耦電容與全局去耦電容的共同作用，噪聲顯著減小.在0～1GHz頻段內，減小了4個數量級.而在更高的頻段范圍內，去耦效果由于寄生參數的作用而逐漸減低.也可以看出，在去耦電容起作用的頻段內，離端口越近，去耦效果越好.一般情況下，對去耦電容的選擇應考慮低ESL值的電容器，擺放靠近目標器件為佳.

圖3是實時波前處理機板卡電源與地平面在5次諧振下的諧振波動響應，圖3（a）中正向凸起部分表示3.3V電源平面諧振噪聲達到正的最大值，負向凸起部分表示諧振噪聲趨于負最大值.電源與地平面構成諧振腔結構，在諧振頻率處，平面上的電壓波動達到最大，這種波動會傳到其他網絡，對附近的電路和互連造成噪聲耦合.通過添加局部與全局去耦電容，可以減小這種諧振，效果如圖3（b）所示.可以看出，當合理地加入去耦電容后，高頻諧振基本消失，無明顯噪聲波動.

圖3 去耦電容對波前處理機板卡平面噪聲抑制的示意圖

2.2 平面分割影響

除了在板卡上擺放去耦電容為同步開關噪聲提供低阻抗通道外，另一個阻斷同步開關噪聲傳播路徑的方法就是在高速電路電源或地層上進行平面分割.且由于疊層限制，實時波前處理機的疊層為14層，電源平面必須進行切割以在有限的空間內提供系統所需的電平標準.為研究平面切割對噪聲的抑制作用，建立圖4（a）所示的4層板卡模型，板卡相對介電常數為4.4，介質損耗因子為0.02，疊層厚度為0.41mm，兩個端口分別置于圖中端口1，端口2處，在上層電源層有一條寬度為d（單位為mm）的折形細槽.

圖4 含有折線形細槽的4層PCB結構示意圖與不同寬度的折線細槽對S21參數的影響

計算結果如圖4（b）所示.從圖中可以發現，隨著細槽分割寬度的增加，端口1對端口2的干擾逐漸減小，在0～5.3GHz的頻段內，端口之間的噪聲耦合程度已達最小，此時再增加分割寬度對噪聲的隔離作用已并不明顯.但在5.3～10GHz頻段內，隔離度比之前頻段內的低，這是因為在高頻時，由時諧型麥克斯韋方程可知，位移電流隨頻率增高而加大，從而產生更強的磁場使端口1耦合到端口2的噪聲加重.另外，分割槽的幾何形狀及被分割平面大小對其也有影響.總體來說，不同平面內端口相距越遠，耦合越小.可見，合理地進行平面分割，有助于減少噪聲耦合.但需要指出的是，盡管這樣減少了平面間的噪聲傳遞，但對以平面為參考的信號線來說，這樣的平面并不是連續參考平面，會增加信號返回路徑，從而對信號質量造成影響，嚴重時還會發生輻射.所以在進行平面分割時，應盡量避免走線跨越分割處.在條件允許的情況下應盡量使用差分信號線，利用其參考平面來避免分割平面引入不完整參考平面帶來的負面影響，以滿足系統的電源與信號的完整性需求.

2.3 電磁帶隙結構抑制同步開關噪聲

在實時波前處理機中，由于多電平標準的存在，會有多個電源與地平面對，不同電平區域的噪聲可能會相互耦合，由FPGA或DSP類器件的開關行為引起的同步開關噪聲，會在電源與地平面之間傳播.該波動既可水平傳播，也可垂直傳播，從而引發平面諧振.而去耦電容器在高于600MHz頻率應用時效果不佳，且大量引入去耦電容會在高頻時引入更多的寄生參數，此時需要對平面對進行修正，以更好地隔離噪聲.電磁帶隙結構為兩平面間的高頻提供了低阻抗通路，兩參考平面交流短路，這就使得電源地平面對產生的噪聲迅速通過本地低阻抗通路形成回路，不能向外傳播，從而達到隔離干擾源與受擾設備的目的[6].電磁帶隙結構本質上是由不同介質、金屬以及混合體等單元按周期性排列所構成的帶阻濾波器，對特定頻率電磁波具有帶阻特性，同時還具有慢波效應、高阻抗表面特性等[7].電磁帶隙結構的響應由阻帶的起始點、阻帶帶寬、阻帶中心頻率所能達到的隔離度3個參數決定.一維蘑菇型電磁帶隙結構的中心頻率f0可近似為1 2π（LC）1/2.阻帶帶寬與 （L C）1/2成 正比關系[8－10]，通過改變等效電感與電容的值進行調整.在等效電感不變的情況下，減小電容可對阻帶帶寬進行擴展，且電磁帶隙結構的阻帶帶寬可以通過級聯更多的單元格進行擴展.

根據以上信息，建立仿真模型.該模型為3層PCB板，頂層為電源平面，中間為高阻抗表面（HIS），底層為地平面，各導電平面間被介電常數為4.4，損耗正切為0.02的介質填充，板卡大小為80mm×80mm，板厚0.47mm.單元格大小為w×w，w為單元格長寬值（單位為mm），單元格間隔為d，呈N×N排列形式，N為橫向與縱向單元格數.在模型板上放置P1，P2兩個端口，以評估電磁帶隙結構的噪聲隔離度.N×N排布模型如圖5所示.

取單元格間距d＝1mm，w＝10mm，N＝7與w＝5mm，N＝14，分別對應于單元格間隔為1mm時，7×7與14×14兩種排布的S參數對比如圖6（a）所示.設隔離度為各結構的頻帶中心頻率，從圖6（a）中可以清楚地看出，使用電磁帶隙結構的隔離度比無電磁帶隙結構的隔離度優越許多，7×7排列的電磁帶隙結構隔離度達到－144.58dB，14×14排列的電磁帶隙結構隔離度達到－226.16dB，而無電磁帶隙結構的隔離度僅為－24.7dB.可看出不同排列的電磁帶隙結構的阻帶范圍也不相同，7×7排列結構的－60dB帶寬達1.08GHz，14×14排列結構達到2.70GHz.另外，隨著單元格的增多，電磁帶隙結構的上、下截止頻率會隨之提升.可見不同的電磁帶隙結構在不同的頻段有著帶阻特性，更高單元數的排列結構具有更高的隔離度與阻帶帶寬.

圖5 N×N排布EBG結構原理圖

圖6 不同EBG結構與無EBG結構的S21參數對比

設N＝7，d＝1mm，2mm，3mm，考慮不同單元格間距對電磁帶隙結構的影響.如圖6（b）所示，隨著單元格間距的增大，其等效電感增大，噪聲隔離度也隨之降低，但阻帶帶寬變化并不大.

盡管普通的單過孔蘑菇型電磁帶隙結構可以達到很高的隔離度，但其阻帶帶寬較低，系統中存在的同步開關噪聲頻段較廣，有必要對其進行改進，在要求的隔離度內達到更高的阻帶帶寬，以應對更廣的頻率范圍內的同步開關噪聲.可以考慮使用多過孔的電磁帶隙結構，其參數集可以表示為 （n，p，d，r，h1，ε1，h2，ε2）[9－10]，其中，n為過孔數，p為單元格周期，d為單元格間距，r為過孔到單元塊中心在x或y方向的距離，h1和h2分別為高阻抗表面上下兩層介質的高度，ε1和ε2分別為高阻抗表面上下兩層介質的介電常數.

在N＝7的情況下設計雙過孔與三過孔電磁帶隙結構，參數集分別為（2，10mm，1mm，3.18mm，0.2mm，4.4，0.2mm，4.4）與（3，10mm，1mm，3.18mm，0.2mm，4.4，0.2mm，4.4），結果如圖6（c）所示，雙過孔結構的阻帶帶寬達到1.71GHz，三過孔結構阻帶帶寬達到2.23GHz.可以看出，在不改變其他條件的情況下，增加過孔可提升蘑菇型電磁帶隙結構阻帶帶寬，但下截止頻率會隨之提高.由于同步開關噪聲頻率范圍非常廣泛，所以更強調寬阻帶和更低的中心頻率.單過孔結構雖然具有更高的隔離度，但是其阻帶較窄，可以通過增加過孔的方法提高阻帶.設計時也需要考慮噪聲的主要頻率成分，調整上下截止頻率以覆蓋大部分噪聲頻率，以適應設計要求.

3 電磁帶隙結構在實時波前處理機中的應用

針對實時波前處理機的特點，結合上述分析的降低同步開關噪聲的方案，設計了實時處理機板卡，板卡大小為21.5cm×15.4cm，總疊層為14層，總體布局如圖7（a）所示.系統目標是電源區域的隔離度達到－40dB.大致布局分為外部相機數據采集接口，置于板卡最右側，電源芯片放置在旁側，數據存儲區域布局在板卡中央部分，最左側為高速數據傳輸區域.由于高速數據區域被隔離得較好，而電源區靠近外部相機數據采集區域，這兩部分為板上模擬與數字電路聚會部分，為主要的同步開關噪聲來源.盡管已對板卡做平面分割處理，并加入去耦電容進行噪聲抑制，但還是會對采集到的數據造成較大的噪聲耦合，如圖7（b）所示.明顯看出隔離度低于－40dB，需使用額外方法提高隔離度.

圖7 波前處理機功能分區布局與無EBG結構時的S21參數

由上述分析可知，波前處理機中主要噪聲集中在中高頻段，此時平面分割與擺放去耦電容已經超過了它們的工作頻段，且大量加入去耦電容會占用板上空間資源，使布局更加困難.在板上的3.3V、1.2V電源層區域與地層之間設計如圖8（a）所示的14×14排列的單過孔蘑菇型電磁帶隙結構，結果如圖8（b）所示，在整個頻帶內，隔離度得到了良好的提升，端口1與端口2間的隔離度S21達到－52dB，S31均值達到－56.72dB，0～4.2GHz頻帶內達到－61.56dB.處于同一平面內的2，3端口隔離度也得到了改善，由無電磁帶隙結構的－29.46dB達到了－36.72dB.通過前面小節討論的技術進行綜合性同步開關噪聲抑制，使處理機隔離度達到了設計要求.

圖8 3.3V電源區與1.2V電源區間EBG結構示意圖與有EBG結構時的S21參數

4 結束語

針對實時波前處理機的電路特點與設計指標，首先分析了同步開關噪聲在處理機中的形成及傳播機制，隨后分析研究了抑制同步開關噪聲傳播的3種方法，即加裝去耦電容，平面細槽及典型蘑菇型和兩種多過孔電磁帶隙結構對提高電源完整性的作用，最后針對實時波前處理機電路，采用綜合性噪聲抑制手段，在0到4GHz頻帶內噪聲隔離度達到－52dB，得到以下結論：

（1）在低頻范圍內，放置去耦電容可以抑制平面諧振，能夠為噪聲提供一條低阻抗回路，將其限制在由去耦電容器與電源配送網絡構成的低阻抗區域中.其擺放位置會影響去耦能力，越靠近目標器件，性能越好.

（2）平面分割可有效降低噪聲耦合，分割距離越大，隔離度越高，但會有分割距離上限，工程中分割距離在1mm即可有效抑制相鄰電源區域間噪聲的耦合.分割平面會對以其為參考平面的信號造成信號完整性影響，應盡量避免走線跨越平面開槽的情況.在條件允許的情況下，其上的走線應盡量使用差分信號進行傳輸.

（3）蘑菇型電磁帶隙結構為高頻段提供了一個有效的噪聲抑制手段，減小塊的大小及增加過孔可以提高阻帶帶寬，但須額外增加疊層，增加了成本與工程實現難度.對于現有RT－WFP電路，同步開關噪聲主要集中在0～4GHz頻段內，在0～1GHz頻段內的噪聲可采用傳統的加入全局與局部去耦電容以及平面分割技術來抑制同步開關噪聲.對大于1GHz的同步開關噪聲，可采用電磁帶隙結構進行抑制，其上方走線應盡量使用差分信號，以避免電磁帶隙結構引入不完整參考平面帶來的負面效應.

針對自適應光學波前處理機電路中同步開關噪聲產生及傳播特點，對不同頻率的同步開關噪聲選擇合理的抑制方式，是前期設計需要遵循的原則，也是后期發現、解決問題的基礎.

[1] 姜文漢.自適應光學技術 [J].自然雜志，2006，28（1）：7－13.Jiang Wenhan.Adaptive Optical Technology[J].Chinese Journal of Nature，2006，28（1）：7－13.

[2] Janesick J R.Scientific Charge－Coupled Devices[M].Bellingham，SPIE Press，2001：714－715.

[3] 鄭文佳.基于脈動陣列的波前處理方法研究 [D].成都：中國科學院光電技術研究所，2008.

[4] Ding Tonghao，Li Yushan.Efficient Method for Modeling of SSN Using Time－Domain Impedance Function and Noise Suppression Analysis[J].IEEE Transactions on Components，Packaging and Manufacturing Technology，2012，2（3）：510－520.

[5] Swaminathan M，Chung D，Grivet Talocia S，et al.Designing and Modeling for Power Integrity[J].IEEE Transactions on Electromagnetic Compatibility，2010，52（2）：288－310.

[6] 路宏敏，余志勇，趙益民，等.一種具有新穎電磁帶隙結構的印刷電路板電源平面 [J].西安電子科技大學學報，2011，38（3）：20－23.Lu Hongmin，Yu Zhiyong，Zhao Yimin，et al.Power Plan of the Printed Circuit Board with Novel Electromagnetic Band－gap Structures[J].Journal of Xidian University，2011，38（3）：20－23.

[7] Peng Lin，Ruan Chengli，Jiang Xiong.Compact EBG for Multi－Band Applications[J].IEEE Transactions on Antennas and Propagation，2012，60（9）：4440－4444.

[8] Wu T L，Chuang H H，Wang T K.Overview of Power Integrity Solutions on Package and PCB：Decoupling and EBG Isolation[J].IEEE Transactions on Electromagnetic Compatibility，2010，52（2）：346－356.

[9] Wang C D，Yu Y M，De Paulis F，et al.Bandwidth Enhancement Based on Optimized Via Location for Multiple Vias EBG Power/Ground Planes[J].IEEE Transactions on Components，Packaging and Manufacturing Technology，2012，2（2）：332－341.

[10] Zhang Mushui， Mao Junfa，Long Yunliang.Power Noise Suppression Using Power－and－Ground Via Pairs in Multilayered Printed Circuit Boards [J].IEEE Transactions on Components，Packaging，and Manufacturing Technology，2011，1（3）：374－385.