某彈載計算機CPU模塊的設計與實現?

呂 浩，梁爭爭，李翠娟

（中航工業西安航空計算技術研究所，西安710068）

某彈載計算機CPU模塊的設計與實現?

呂 浩，梁爭爭，李翠娟

（中航工業西安航空計算技術研究所，西安710068）

彈載計算機作為精確制導武器的核心單元，是實現武器系統精確制導的關鍵部件。隨著武器裝備發展水平的提高，彈載制導計算機要求更高的數據采集與處理速度、更高的實時性與可靠性。從功能上講導引頭彈載計算機要完成數據的采集、處理與運算，并提供通信接口。為保證武器的制導精度，彈載計算機必須具備較高的數據采集與運算速度，并完成實時處理。現從設計者的角度提供了一種應用高性能DSP主機接口的彈載計算機設計方法。

TMS320C6455處理器；現場可編程門陣列；SPI接口；HPI接口

1 引 言

精確制導武器的研制對于提升我國常規武器的空中打擊能力起著尤為重要的作用。彈載計算機作為其重要組成部分，具有體積小，成本低，速度快，層疊結構等顯著特點，并且單個模塊融合多種接口。導引頭彈載計算機是導彈的核心部件，其處理的數據量大，運算復雜，實時性強，對CPU模塊的設計要求較高。隨著可編程超大規模集成電路技術和微處理器技術的提升，更多的處理工作由可編程器件來直接完成，并配以高性能CPU完成后處理，逐漸取代了以往雙CPU以軟件分工的設計。

2 系統描述

某彈載計算機安裝在導彈電子儀器艙內，用于導彈的信息采集、處理、信號輸出與目標檢測等功能。某彈載計算機由兩個部分構成：CPU模塊和IO處理模塊。IO處理模塊主要負責模擬量、離散量的輸入＼輸出轉換；CPU模塊主要負責系統管理、轉換后數字量的傳遞處理、數值運算與其他數字接口。系統結構框圖如圖1所示。

3 設計與實現

某型彈載計算機CPU模塊主要采用DSPTMS320C6455和FPGA XC2V2000來設計實現，對各接口信號進行采集處理和運算。

圖1 某彈載計算機系統結構

24通道A／D，數據轉換后通過兩路SPI接口進入CPU模塊處理，CPU模塊在不用處理器干預的情況下以基頻信號為基準，以DMA方式寫入DSP固定內存，周期性存儲和更新數據，并通知CPU及時處理，周期性工作均由FPGA邏輯完成；1路D／A，也通過SPI接口與CPU模塊相聯，FPGA可按照CPU預先寫入的數據周期性發送輸出。

另外CPU模塊還具有的接口包括：16路離散量輸出、4路離散量輸入、4路調試LVDS信號輸出、雙口存儲器可與飛控計算機通信以及RS232調試接口可用于地面調試。

HPI主機控制器以DMA方式訪問DSP內存，采用雙緩沖操作以防止讀寫沖突；其余功能模塊均通過EMIFA并行總線與DSP通信，DA輸出在FPGA內部同樣采用雙緩沖操作。

根據某彈載計算機功能要求，CPU模塊主要包含以下功能模塊：

1）DSP及其外部電路；

2）SPI接口邏輯；

3）HPI接口邏輯；

4）數字離散量接口；

5）RS232串行接口與LVDS接口；

6）雙口存儲器；

7）電源轉換電路。

某彈載計算機的CPU模塊結構圖如圖2所示。

圖2 CPU模塊結構框圖

3.1 DSP及其外圍電路

某彈載計算機CPU模塊選用的DSP是TI公司的TMS320C6455，該芯片是32位定點數字信號處理器，主頻可達1GHz，該DSP內部集成2MB的RAM和32KB的ROM，并集成了64位EMIFA總線等豐富的外圍接口資源，能夠大大簡化系統電路設計。

設計中給DSP以40MHz的外部時鐘，經倍頻后DSP工作主頻800MHz，EMIFA總線頻率100MHz； DSP外接FLASH芯片SM29LV320，并配置BOOT自舉模式為FLASH啟動。DSP和FPGA的統一上電＼手動復位信號均來自MAX706提供的200ms低脈沖復位信號。

DSP外的存儲器包括FLASH存儲器和DPRAM，分別設置在TMS320C6455的CE2和CE3空間。由于其內部RAM有2MB，所以沒有外擴RAM。C6455與XC2V2000連接的EMIF接口，接在CE4空間。存儲器電路設計充分利用了芯片內部集成的資源，在保證性能的前提下，簡化了DSP外部電路設計，降低了器件成本。

3.2 SPI接口模塊

CPU模塊的SPI接口、HPI主機控制器等諸多功能均由FPGA內部實現，FPGA采用XC2V2000，其具有200萬門規模，1Mbit的RAM資源，I／O管腳支持LVDS信號傳輸。

SPI接口實現了串并／并串轉換，用于AD／DA芯片的通信連接。其設計要點為在接口同步時鐘的節拍下，數據移入移位寄存器或由移位寄存器移出，每幀數據為16bit，輸入的后級和輸出的前級需有鎖存寄存器。圖3為SPI接口邏輯的結構框圖。

圖3 SPI接口模塊結構框圖

設計中，在上電后對AD73360芯片初始化啟動時，DSP通過EMIFA總線和SPI接口邏輯輸出符合芯片手冊要求的初始化命令序列，AD芯片啟動工作后，則變為數據通過SPI接口邏輯輸入給主機控制器，主機控制器通過HPI接口寫入DSP內存；DA7714芯片的初始化操作和AD芯片相同，啟動后的操作則是DSP通過EMIFA總線將數據寫入雙緩沖區，而后數據以基頻信號為周期通過SPI接口邏輯單向輸出給DA芯片。

3.3 HPI接口模塊

TMS320C6455自帶的32位HPI主機接口可使主機CPU與其連接，以DMA方式訪問DSP的內存，實現通信交互。HPI接口信號由地址選通信號、讀寫使能信號、片選信號、數據使能信號、32位數據信號、完成信號和中斷信號組成。寄存器包括地址寄存器、控制寄存器和數據寄存器。HPI接口操作則是利用控制信號對寄存器的操作序列。HPI接口內部帶有數據FIFO，可以地址遞增方式聯系讀寫數據，數據傳輸速率最高可達160MB／s，可滿足設計中24路16位 AD的要求，并能免除DSP干預，提高系統性能。

在FPGA內部實現HOST主機控制器，用來接收兩路SPI接口傳輸進來的AD數據，分別打入兩個16*16bit的FIFO，當某個FIFO接收達到閾值時，將數據按照HPI寫狀態時序寫入DSP的內存區。HOST主機與DSP的信號連接如圖4所示。

圖4 HOST信號連接示意圖

HOST主機操作用狀態機來實現，其基本流程如圖5所示。系統啟動后，先進行HPI接口的初始化配置，寫控制寄存器（HPIC＿W），如果主機、SPI接口被使能，并且兩緩沖區可用，則進入寫地址寄存器狀態（HPIA＿W）；根據DSP置位的緩沖區使能寄存器將當前可用緩沖區地址寫入地址寄存器，當有某個FIFO接收數據達到閾值時，則進入寫數據寄存器狀態（HPID＿W）；判斷當前是哪路SPI輸入的AD數據，在當前有效16位數據前加上SPI通道標識，將32位數據寫入數據寄存器。在當前狀態的最后要判斷當前緩沖區是否將寫滿，如果是則寫入結束標識符并更新當前可用緩沖區地址，中斷通知DSP，同時將當前緩沖區狀態寫入主機狀態寄存器供DSP讀取，循環進入寫地址寄存器狀態（HPIA＿W），如果沒有寫滿則循環進入HPID＿W狀態，繼續等待寫入AD數據。

圖5 HOST主機基本狀態示意圖

狀態機中每一個狀態分別由一系列符合手冊時序要求的分狀態序列組成。

3.4 電源轉換電路

采用兩級電源轉換，由電源TPH05000將5V輸入電源轉換為3.3V供給TMS320C6455 I／O電壓和XC2V2000 I／O電壓，同時輸入給第二級的三路可調電源TPS74401。三路TPS74401配以不同的調節電阻分別提供1.25V給DSP的內核電壓、1.8V給DSP的PLL I／O電壓以及1.5V給FPGA的內核電壓。開關電源TPH05000最大可提供6A輸出電流，線性可調電源TPS74401最大可供3A輸出電流，滿足設計功耗要求。圖6為CPU模塊供電示意圖。

3.5 RS232串行接口與其它功能模塊

CPU模塊上還包括有RS232調試接口、開關量輸入輸出接口、DPRAM接口和LVDS信號輸出接口。DPRAM由在XC2V2000內部的1K*8bit的雙口存儲器來實現。

RS232調試口由C6455的McBSP接口通過軟件編程來實現，后級由MAX3232實現電平轉換，波特率選擇115200bps。

開關量輸入由FPGA內部的可讀寄存器來實現，開關量輸出由FPGA內部的只寫寄存器來實現，寄存器操作由DSP通過EMIFA總線控制，寄存器分配在DSP的CE4空間中。

圖6 CPU模塊供電示意圖

AD73360的SPI接口輸出（幀同步信號、串行輸出、同步時鐘）經驅動進入FPGA后轉換為LVDS信號輸出，用于彈載計算機的調試監測。三路LVDS信號由FPGA的LVDS兼容管腳和功能模塊實現。

4 結束語

TMS320C6455是一種高速定點DSP，它以其強大的運算和控制功能以及方便、靈活等特點在通信、信號處理、消費類電子產品等領域得到了廣泛應用。在國防領域，隨著各類機載精確制導武器的不斷發展，系統單位對彈載計算機在運算能力、數據處理能力、實時性等方面提出了越來越高的要求。這就要求更多地應用高速接口和硬件分擔更多的任務以減少CPU干預。設計采用了HPI接口連接高速定點DSP和FPGA，不僅能夠完成彈載計算機的數據采集、處理與控制任務，而且減少了CPU干預，提高了效率，在系統應用中取得了很好的效果。對于高速定點DSP在彈載計算機設計中的推廣使用具有一定的實用參考價值。

［1］黃克武，吳海洲.基于TMS320C6455的高速SRIO接口設計［J］.電子測量技術，2008，31（9）：143－144.HUANG Ke wu，WU Hai zhou.Design of high－speed SRIO interface based on TMS320C6455［J］.ELECTRONIC MEASUREMENT TECHNOLOGY，2008，31（9）：143－144.

［2］Texas Instruments.SPRU969B，2007，TMS320C645X DSP HOST PORT INTERFACE USER’S GUIDE［S］.USA：TI，2007.

［3］Texas Instruments.SPRS276M，2005，TMS320C6455 FIXED－POINT DIGITAL SIGNAL PROCESSOR［S］.USA：TI，2007.

Design and Im plementation of a Missile－borne Com puter CPU Module

LV Hao，LIANG Zheng－zheng，LICui－juan
（Xi’an Aeronautics Computing Technique Research Institute，AVIC，Xi’an 710068，China）

Themissile－borne computer，as the core unit of the precision－guided weapons，is the key component of the precision－guided weapon system.With the improvement of the level of weapons development，the missile－borne guidance computer requires high speed of data acquisition and processing and a higher level of real－time and reliability.From a functional perspective，missile－borne computer needs to complete the data acquisition，processing and computing，and provide the communication interface.In order to ensure the accuracy of the weapons guidance，itmust have high speed of data acquisition and operation，and complete real－time processing.This article describes a missile－borne computer design method with the application of high－performance DSP host interface from the designer＇s point of view.

TMS320C6455；FPGA；SPI；HPI

10.3969／j.issn.1002－2279.2014.06.021

TP302.1

：A

：1002－2279（2014）06－0074－04

航空科學基金項目資助（20100231）

呂浩（1984－），男，河南新鄭人，工程師，碩士研究生，主研方向：嵌入式計算。

2013－12－23