AVS環(huán)路濾波器的FPGA優(yōu)化及實(shí)現(xiàn)

劉 博，王永霞，張 剛

（太原理工大學(xué)通信與嵌入式系統(tǒng)實(shí)驗(yàn)室，山西太原 030024）

AVS環(huán)路濾波器的FPGA優(yōu)化及實(shí)現(xiàn)

劉 博，王永霞，張 剛

（太原理工大學(xué)通信與嵌入式系統(tǒng)實(shí)驗(yàn)室，山西太原 030024）

針對(duì)AVS環(huán)路濾波的算法原理，用VHDL語言完成了在FPGA硬件平臺(tái)上的設(shè)計(jì)和仿真實(shí)現(xiàn)。環(huán)路濾波器對(duì)濾波數(shù)據(jù)的存儲(chǔ)結(jié)構(gòu)進(jìn)行了合理的安排，用連續(xù)地址和跳變地址相結(jié)合的方式讀取數(shù)據(jù)，并實(shí)現(xiàn)了讀取數(shù)據(jù)的同時(shí)并行進(jìn)行計(jì)算操作，減少了環(huán)路濾波所占用的時(shí)鐘周期，提高了計(jì)算效率。該設(shè)計(jì)基于Xilinx公司的Virtex－4平臺(tái)實(shí)現(xiàn)，最高時(shí)鐘頻率可達(dá)到140 MHz，滿足AVS實(shí)時(shí)編碼要求。

AVS;環(huán)路濾波器;FPGA

AVS是我國(guó)自主提出的數(shù)字電視、IPTV等音視頻編解碼標(biāo)準(zhǔn)，其技術(shù)簡(jiǎn)潔，實(shí)現(xiàn)的復(fù)雜度較低，并且未使用國(guó)際標(biāo)準(zhǔn)中諸多專利而在成本上極具優(yōu)勢(shì)，受到人們?cè)絹碓蕉嗟闹匾暫完P(guān)注［1］。FPGA可以方便地設(shè)計(jì)出硬件邏輯，滿足系統(tǒng)開發(fā)的靈活性、便利性、實(shí)時(shí)性以及系統(tǒng)設(shè)計(jì)的可編程性要求。

AVS編碼以宏塊為單位，會(huì)在塊的邊界處產(chǎn)生數(shù)據(jù)的不連續(xù)，即“方塊效應(yīng)”［2］。為去除“偽邊界”所導(dǎo)致的方塊效應(yīng)，需要加入環(huán)路濾波器。環(huán)路濾波明顯地提高重構(gòu)圖像質(zhì)量，同時(shí)環(huán)路濾波后作為參考幀使用［3］能提高預(yù)測(cè)效果，進(jìn)而提高編碼效率。

1 AVS環(huán)路濾波原理

AVS標(biāo)準(zhǔn)規(guī)定濾波操作大致分為三個(gè)步驟:第一，推導(dǎo)塊邊界閾值α、β;第二，判別邊界濾波強(qiáng)度Bs;第三，根據(jù)不同的Bs進(jìn)行相應(yīng)的濾波操作。

根據(jù)濾波邊界兩個(gè)塊的qp平均值qp，以及Alphacoffset和Betaoffset由式（1）和式（2）計(jì)算得到索引值IndexA和IndexB，再查表得到對(duì)應(yīng)的α、β的取值。根據(jù)式（3）判別是否進(jìn)行對(duì)該邊界濾波計(jì)算。濾波強(qiáng)度主要由編碼中殘差的大小決定［4］。由于幀內(nèi)預(yù)測(cè)涉及的參考像素較少，產(chǎn)生的殘差會(huì)較大，因此對(duì)殘差變換量化后的誤差就大，塊的邊緣就可能存在較強(qiáng)的虛假邊界。所以采用強(qiáng)濾波模式（Strong Filter），即Bs=2。相對(duì)于幀內(nèi)預(yù)測(cè)，幀間預(yù)測(cè)則較準(zhǔn)確，變換產(chǎn)生的殘差較小，故邊緣強(qiáng)度也較小，所以采用標(biāo)準(zhǔn)濾波模式（Normal Filter），即Bs=1。具體濾波強(qiáng)度判別采用如下方式:當(dāng)邊界兩邊的兩個(gè)8×8塊至少有一個(gè)屬于幀內(nèi)預(yù)測(cè)宏塊時(shí)，則判斷Bs為2;若當(dāng)前幀為P或B幀圖像，邊界兩邊塊的參考圖像相同，并且兩個(gè)塊的運(yùn)動(dòng)矢量中有一個(gè)分量的差值大于或等于一個(gè)整像素，則判別Bs為1，否則Bs為0。

AVS根據(jù)邊界強(qiáng)度Bs進(jìn)行不同的濾波處理，如圖1所示，其中粗線為兩個(gè)塊的邊界。Bs=0時(shí)不濾波;Bs=1時(shí)用到邊界兩側(cè)各三個(gè)像素點(diǎn)b2、b1、b0、a0、a1、a2;Bs=2 時(shí)用到邊界兩側(cè)各兩個(gè)像素點(diǎn)b1、b0、a0、a1［5］。

圖1 水平或垂直濾波邊界樣本值

2 設(shè)計(jì)AVS環(huán)路濾波器

2.1 濾波器硬件設(shè)計(jì)方案

AVS標(biāo)準(zhǔn)規(guī)定除條帶邊界及圖像邊界之外，宏塊的所有邊界都需進(jìn)行濾波。這里的宏塊邊界是指宏塊內(nèi)部所有8×8塊的邊界、當(dāng)前宏塊與其相鄰宏塊的上邊界以及左邊界。以宏塊為單位進(jìn)行環(huán)路濾波，按照光柵掃描順序?qū)Ω鱾€(gè)8×8塊依次處理。

對(duì)色度塊和亮度塊分別進(jìn)行環(huán)路濾波，圖2、圖3所示是4∶2∶0格式的亮度塊和色度塊的濾波邊界。按照從左到右順序先濾波垂直邊界，再按照從上到下的順序?yàn)V波水平邊界。

圖2 亮度塊濾波邊界

圖3 色度塊濾波邊界

當(dāng)前宏塊的邊界樣本值可能在之前的濾波過程中已經(jīng)被修改，故當(dāng)前宏塊的濾波輸入值應(yīng)為這些被濾波修改的邊界樣本值，并且當(dāng)前宏塊濾波輸出值可能會(huì)再次修改這些邊界的樣本值。

本文將環(huán)路濾波以8×8的子宏塊為單位，在一個(gè)16×16的宏塊中依次循環(huán)4次執(zhí)行。在塊數(shù)據(jù)存儲(chǔ)時(shí)采用3塊RAM存儲(chǔ)器，如圖4所示。其中RAM 1和RAM2分別用于存儲(chǔ)當(dāng)前塊左邊界三列和上邊界三行各24個(gè)數(shù)據(jù)，RAM3用于存儲(chǔ)當(dāng)前塊的64個(gè)數(shù)據(jù)。濾波垂直邊界時(shí)，采用3個(gè)時(shí)鐘周期同時(shí)讀取RAM1和RAM3中濾波邊界左右各3個(gè)點(diǎn)的數(shù)據(jù)，對(duì)其進(jìn)行相應(yīng)的判斷和計(jì)算，最后得出濾波后的數(shù)據(jù)值，按照原地址再依次寫回RAM1和RAM3中，作為后續(xù)塊濾波邊界的輸入值，對(duì)于水平邊界做同樣的處理。與只用一塊RAM相比較，這樣的存儲(chǔ)方式可以大大減少存取數(shù)據(jù)時(shí)所占用的時(shí)鐘周期，提高了處理速度。

圖4 數(shù)據(jù)存儲(chǔ)的RAM結(jié)構(gòu)

在本設(shè)計(jì)中，水平邊界濾波和垂直邊界濾波使用同一個(gè)計(jì)算單元，由于垂直邊界濾波后的數(shù)據(jù)可能會(huì)作為水平濾波的輸入樣本值，如圖3中宏塊的左上角3×3個(gè)數(shù)據(jù)。因此只有在垂直邊界濾波完成后才能濾波水平邊界，決定了濾波邊界的順序性。在向RAM中存入數(shù)據(jù)時(shí)，由于按照水平方向RAM依次地址加1，故對(duì)垂直邊界濾波時(shí)，可依次讀出邊界兩側(cè)連續(xù)地址的3個(gè)樣本值。但當(dāng)對(duì)水平邊界濾波時(shí)，若仍采用讀出邊界兩側(cè)連續(xù)地址的3個(gè)數(shù)據(jù)值作為樣本值的方法，則需要對(duì)當(dāng)前塊的數(shù)據(jù)塊進(jìn)行行列轉(zhuǎn)置［6］。這里采用地址跳轉(zhuǎn)的方式對(duì)樣本數(shù)據(jù)值進(jìn)行讀取來代替數(shù)據(jù)塊的轉(zhuǎn)置，有效地縮減了數(shù)據(jù)行列轉(zhuǎn)置過程中占用的時(shí)鐘周期。如圖5所示，在計(jì)算第n組濾波邊界樣本值的同時(shí)從RAM中讀取第n+1組邊界樣本值;在輸出第n組濾波計(jì)算值的同時(shí)開始第n+1組的濾波計(jì)算;使讀數(shù)和計(jì)算能并行處理，提高了濾波的計(jì)算效率。

圖5 環(huán)路濾波讀數(shù)和計(jì)算的并行實(shí)現(xiàn)

2.2 濾波過程

如圖6所示，狀態(tài)機(jī)在開始時(shí)處于Stidle狀態(tài)，表示狀態(tài)空閑。當(dāng)數(shù)據(jù)使能信號(hào)en=1時(shí)，表示有數(shù)據(jù)到來，此時(shí)狀態(tài)機(jī)就進(jìn)入Streceive狀態(tài)，開始接收數(shù)據(jù)。接收的數(shù)據(jù)包括3部分，當(dāng)前塊數(shù)據(jù)、左邊界三列數(shù)據(jù)以及上邊界三行數(shù)據(jù)。數(shù)據(jù)接收完畢，計(jì)算塊邊界閾值α、β，判別濾波強(qiáng)度Bs值，選擇濾波模式。Stver_read表示讀取垂直邊界兩邊的數(shù)據(jù);在St_cal狀態(tài)計(jì)算垂直邊界濾波。當(dāng)ver_cnt=8，即一個(gè)垂直邊界的8組數(shù)據(jù)計(jì)算結(jié)束，通過Sthor_read狀態(tài)讀取水平邊界兩邊的數(shù)據(jù)并在St_cal狀態(tài)計(jì)算。由于對(duì)同一種濾波強(qiáng)度，其水平和垂直邊界的計(jì)算過程是相同的，所以St_cal可以被反復(fù)調(diào)用。當(dāng)前塊所有邊界濾波結(jié)束后在Sttransmit狀態(tài)將濾波后得到的計(jì)算數(shù)據(jù)輸出。

圖7是Bs=1時(shí)色度濾波的具體硬件實(shí)現(xiàn)過程。計(jì)算時(shí)先對(duì)a0、b0兩個(gè)點(diǎn)濾波，首先讀取濾波邊界各2個(gè)樣本值a0、a1、b0、b1作為樣本輸入值，最后得到濾波計(jì)算輸出值A(chǔ)0、B0。

圖6 環(huán)路濾波器狀態(tài)轉(zhuǎn)移圖

圖7 Bs=1時(shí)濾波的硬件實(shí)現(xiàn)過程

若當(dāng)前為亮度邊界濾波，則還需對(duì)a1、b1兩個(gè)點(diǎn)進(jìn)行濾波，其計(jì)算過程與圖6類似。濾波a1點(diǎn)時(shí)，只需將圖6中輸入數(shù)據(jù)的a1和a0，對(duì)應(yīng)換成其經(jīng)濾波運(yùn)算后的輸出值A(chǔ)0和B0;以及與b1和b0對(duì)應(yīng)的輸入換成b2和b1即可獲得濾波輸出A1。濾波b1點(diǎn)時(shí)，只需將圖6中輸入數(shù)據(jù)的a1和a0，對(duì)應(yīng)換成a2和a1;以及與b1和b0對(duì)應(yīng)的輸入換成其經(jīng)濾波運(yùn)算后的輸出值B0和A0即可獲得濾波輸出B1。

圖8是Bs=2時(shí)色度濾波的具體硬件實(shí)現(xiàn)過程，數(shù)據(jù)輸入方式與Bs=1時(shí)相同。進(jìn)行亮度濾波a1點(diǎn)時(shí)，只需將輸入值a1和a0互換即可得到濾波輸出值A(chǔ)1;濾波b1點(diǎn)時(shí)，只需將輸入值b1和b0互換即可得到濾波輸出值B1。

圖8 Bs=2時(shí)濾波的硬件實(shí)現(xiàn)過程

3 實(shí)驗(yàn)結(jié)果

本文在ISE 10.1環(huán)境下，使用VHDL語言設(shè)計(jì)并優(yōu)化了AVS環(huán)路濾波器。硬件平臺(tái)是Xilinx公司的Virtex－4系列的FPGA xc4vsx25。以8×8的色度塊為例，在Bs=1、qp=36的情況下，圖9是從AVS標(biāo)準(zhǔn)編碼軟件中截取的濾波結(jié)果，與圖10中ModelSim仿真軟件中得到的仿真結(jié)果一致。

圖9 AVS標(biāo)準(zhǔn)編碼濾波內(nèi)存數(shù)據(jù)（截圖）

圖10 濾波仿真結(jié)果數(shù)據(jù)（截圖）

資源利用情況如表1所示，整個(gè)濾波過程共占用434個(gè)時(shí)鐘周期，其中輸入濾波樣本值和輸出濾波計(jì)算結(jié)果各占112個(gè)周期，計(jì)算過程占210個(gè)時(shí)鐘周期，最高頻率能達(dá)140 MHz，能滿足AVS實(shí)時(shí)編碼要求。

表1 硬件資源利用

圖11是對(duì)AVS的一個(gè)標(biāo)準(zhǔn)碼流濾波前后的圖像對(duì)比，從圖像中可以直觀地看到環(huán)路濾波的去塊效應(yīng)效果顯著，經(jīng)濾波后的圖像質(zhì)量有了明顯的提高。

圖11 濾波前后圖像對(duì)比

4 結(jié)論

本文設(shè)計(jì)的AVS環(huán)路濾波器，以8×8塊為單位進(jìn)行濾波，采用3塊片內(nèi)RAM存儲(chǔ)濾波數(shù)據(jù)，通過地址跳變完成濾波數(shù)據(jù)塊的轉(zhuǎn)置。采用數(shù)據(jù)讀取與計(jì)算并行處理流水結(jié)構(gòu)，節(jié)省了時(shí)鐘周期，提高了計(jì)算效率和處理速度，能滿足AVS實(shí)時(shí)編碼高分辨率序列的要求。

:

［1］GB/T 20090.2—2006，先進(jìn)音視頻編碼 第二部分:視頻［S］.2006.

［2］畢厚杰.新一代視頻壓縮編碼標(biāo)準(zhǔn):H.264/AVC［M］.北京:人民郵電出版社，2005.

［3］黃友文，劉鈞彬.AVS去塊效應(yīng)濾波器的一種硬件優(yōu)化設(shè)計(jì)［J］.江西理工大學(xué)學(xué)報(bào)，2011，32（2）:70－72.

［4］林衡芝，張文軍，高志勇，等.一種支持H.264與AVS的高效環(huán)路濾波器設(shè)計(jì)［J］.電視技術(shù)，2011，35（11）:31－35.

［5］張耀坤.基于FPGA的AVS編碼器中幀內(nèi)預(yù)測(cè)和環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn)［D］.濟(jì)南:山東大學(xué)，2011.

［6］黃中華，支琤.基于FPGA的AVS環(huán)濾波器設(shè)計(jì)與實(shí)現(xiàn)［J］.計(jì)算機(jī)工程，2007，33（6），222－224.

張 剛（1953— ），博士生導(dǎo)師，主研語音編碼、視頻編碼、嵌入式系統(tǒng)等。

Optimization and Implementation of AVS Loop Filter on FPGA

LIU Bo，WANG Yongxia，ZHANG Gang

（Laboratory of Communication and Embedded System，Taiyuan University of Technology，Taiyuan 030024，China）

In this paper，design and simulation implementation of AVS loop filter are accomplished on FPGA hardware platform with VHDL language corresponding to relevant algorithm principles.For the loop filter designed，the storage structure of filter data is arranged reasonably，the data is read by means of combining contiguous address and jumps address together and computation operation is performed in parallel while reading data，reducing the clock cycles consumed by loop filtering and improving computation efficiency.This design is executed on Xilinx Virtex－4 with the maximum frequency up to 140 MHz，which satisfies the real－ time encoding demand of AVS.

AVS;loop filter;FPGA

TN919.8

A

【本文獻(xiàn)信息】劉博，王永霞，張剛.AVS環(huán)路濾波器的FPGA優(yōu)化及實(shí)現(xiàn)［J］.電視技術(shù)，2014，38（1）.

國(guó)家自然科學(xué)基金項(xiàng)目（60772101）

劉 博（1988— ），女，碩士生，主研視頻編解碼算法及其硬件實(shí)現(xiàn);

王永霞（1988— ），女，碩士生，主研視頻編解碼算法;

責(zé)任編輯:魏雨博

2013－05－12