三階一位量化CIFB結構∑-ΔADC調制器設計

李 新，王 龍，李 俊，黃 璜

（沈陽工業大學 信息科學與工程學院，遼寧 沈陽 110870）

三階一位量化CIFB結構∑-ΔADC調制器設計

李 新，王 龍，李 俊，黃 璜

（沈陽工業大學 信息科學與工程學院，遼寧 沈陽 110870）

提出了一種基于Maltab SIMULINK的Sigma-Delta調制器的設計與仿真方法，采用單環三階CIFB結構、一位量化器位數和256倍過采樣率，設計中對噪聲傳輸函數的零極點和系統反饋系數進行了優化，縮小了模擬電路的設計難度，提升了系統穩定性。在考慮積分器的有限直流增益、飽和電壓、壓擺率和增益帶寬等非理想因素情況下進行建模，得到了SNDR和ENOB分別為123 dB，20.14 bits，仿真結果表明，該結構可在低量化位數的情況下，得到較高的精度和較好的穩定性，可在高層次上指導調制器晶體管級電路設計。

Sigma-Delta調制器；一階量化；CIFB；噪聲整形

Sigma-Delta ADC以其高分辨率、高性價比和低功耗等優點在音頻處理、ISDN、電子測量和數字錄像等中低頻領域得到了廣泛的應用[1]。其利用過采樣(Over-sampling)技術、噪聲整形技術，將噪聲推向高頻，可以精確地將模擬信號數字化。Sigma-Delta ADC包括Sigma-Delta調制器以及數字抽取濾波器，其中核心工作是Sigma-Delta調制器的研制。目前設計中廣泛采用的是單環二階多位量化調制器結構和三階級聯調制器結構。前者量化器位數高，容易受到DAC的非線性影響，后者對電路非理想性因素更加敏感，都增加了模擬電路的設計難度。本文綜合考慮結構、系數、非理想性等多方面因素，設計了一種具有一位量化噪聲比較器的單環三階CIFB結構調制器，電路結構簡單，受非理想因素影響小，通過在Matlab/SIMULINK環境下進行系統建模，得到了調制器設計所需的相關參數。

1 Sigma-Delta調制原理

一階調制器基本結構如圖1所示，它由模擬輸入采樣、積分器、一位量化噪聲比較器和反饋數模轉換器構成。X（t）為待轉換輸入信號，量化噪聲用附加誤差Q [nTs]表示，Q [nTs]定義為調制器的輸出Y [nTs]與積分器的輸出之差[2]。

圖1 一階調制器的基本結構Fig. 1 The basic structure of a first-order modulator

根據圖1給出的輸入輸出關系可以用差分方程來表示：

對輸出方程進行Z變換的表達式為：

其中X(z)、Y(z)和Q(z)分別是調制器輸入、輸出和量化噪聲的z變換。X(z)的相乘因子為信號傳輸函數STF。Q(z)的相乘因子為噪聲傳輸函數NTF[3]。觀察 STF和 NTF，z=ejw=ej2πf/fs將z域轉換到頻域得其幅頻響應，其中fs為采樣頻率。

一階Sigma-Delta調制器信號傳輸函數頻響為1，具有低通濾波器的特性，量化噪聲傳輸函數有高通濾波特性。在輸入信號相關區域，噪聲很小而信號增益很大，在超越信號帶寬的高頻區域，噪聲增加，有效抑制量化噪聲，實現了噪聲整形，提高了有效分辨率[4]。

2 調制器非理想模型

理論上單環三階調制器可以得出較大信噪比，但調制器在實際工作中受到很多非理想因素的影響。設計采用開關電容（SC）Sigma-Delta調制器結構，為更好地估測實際電路所能達到的性能，起到指導晶體管級電路設計的作用，必須考慮到積分器非理想因素對建模的影響，最主要的非理想因素包括：

1）運算放大器直流增益（Finite Gain）

2）飽和電壓（Saturation Voltage）

3）運算放大器增益帶寬（Gain-Bandwidth）

4）壓擺率（Slew-Rate）

通過SIMULINK結構模型來說明各非理想因素的影響。一個理想積分器SIMULINK模型如圖2（a）所示，可推出傳輸函數為：

非理想積分器的SIMULINK模型如圖2（b）所示，由于積分器電路采用折疊共源共柵結構設計，可以設計出不小于70 dB的直流增益，但仍然非常有限。這就使得直流增益不能全部通過反饋到達輸入端，產生了積分器泄露現象。此時的傳輸函數變為：

有限直流增益為：

圖2 積分器模型Fig. 2 Integrator model

運算放大器增益帶寬和壓擺率通過MATLAB Function引入到非理想積分器中，引起非線性增益，進而對系統產生影響。在SC電路中，有限的增益帶寬和壓擺率在每個時鐘周期內都會輸出誤差電荷，影響積分器性能。它們對積分器影響可用一個分段函數表示：

其中，alfa為有限增益效應（理想運放為1），Tmax=1/2Ts

可求得通過MATLAB Function函數的輸出為：

3 調制器結構選擇及建模

能實現過采樣技術和噪聲整形技術的調制器結構有很多，常用的調制器結構分為單環和級聯兩種，其中單環又有一階、二階和多階（包括三階和三階以上）結構。雖然一階和二階具有結構簡單技術成熟等優點，但是在考慮到全差分積分器電路各種非理想因素時，一階和二階就很難實現高的動態范圍。而三階調制器可以在和量化器位數為1的情況下實現較大的動態范圍、較小的諧波失真和較好的線性穩定性。級聯結構是利用絕對穩定的一階、二階或穩定的三階單環調制器結構進行級聯實現穩定的高階調制器。但級聯結構需要添加噪聲補償電路，用以抵消前級產生的量化噪聲，各級之間系數的偏差會導致噪聲泄露，使電路對非理想性因素更加敏感，大幅度添加了模擬電路的設計難度。多位量化器是指采用多位內嵌量化器代替1位內嵌量化器，它的優點是在相同的條件下實現更高的動態范圍，增加高階單環系統的穩定性，但調制器中DAC的非線性限制了調制器性能，需要數字校正或者動態匹配電路來增加DAC的線性度，增加了設計的工作量。常見的單環多階調制器結構有CIFB、CIFF、CRFB、CRFF。其中CIFB（Cascade-of-integrators, feedback form）結構具有增加調制器穩定性和動態范圍的作用，因此選擇CIFB結構進行建模。CIFB線性模型如圖3，其中反饋回路代表開關電容。

在不考慮各種不理想因素條件下，一個階數為L、過采樣率為M、量化器位數為N的調制器，信號動態范圍（DR）和有效位數（ENOB）可以表示為：

圖3 CIFB拓撲結構Fig. 3 CIFB topology

由公式（12）（13）可知，調制器的動態范圍與調制器的階數，過采樣率，量化器的位數成正比，當L、N不變時，過采樣率M每提高一倍，動態范圍提高6.02*（L+0.5）dB，相當于精度提高L+0.5位；當L、M不變時N每增加一位，動態范圍提高6.02 dB，精度提高一位。由于實際電路和工藝的限制，調制器的階數、過采樣率和量化器位數不可能無限制的提高。當L=3，M=256，N=1時，通過公式（13）（14）可求得動態范圍大于120 dB，有效位數超過20位。

諧振反饋系數g1負責建立在直流附近的兩個復數零點，使傳輸函數的極點保持在單位圓內，用以確保系統的穩定性。一般反饋系數g1的值非常小，對系統的影響并不大，可以忽略不計。為簡化分析，令c1=c2=c3=1，根據以上CIFB結構可以推導出環路濾波器的傳輸函數L0和L1（L0和L1分別是輸入信號u(n)和輸出信號v(n)到環路濾波器輸出信號y(n)的傳輸函數）的表達式為：

系統的信號傳輸函數和噪聲傳輸函數和環路濾波器傳輸函數的關系為：

可以推導出信號傳輸函數為：

噪聲傳輸函數為：

根據一階調制器原理，為了保證信號在整個頻域內為全通，通常令STF(z)=1。可以推得：

此時噪聲傳輸函數設計就顯得尤為重要，選擇合適的反饋系數就是選擇合適的具有高通特性的噪聲傳輸函數。根據以上分析噪聲傳輸函數的零點都置于直流增益處（z=1）。極點值影響系統反饋系數。為求得系數最優解，采用SDToolbox中的synthesizeNTF函數進行綜合[5]，簡化了繁瑣的計算過程，得到噪聲傳輸函數為：

使用Matlab繪制噪聲傳輸函數的零極點分布圖以及幅頻曲線如4所示。

圖4 零極點分布圖及幅頻曲線Fig. 4 Zero pole distribution figure and amplitude-frequency curve

從圖中可知噪聲傳輸函數的零點全部分布在z=1處，極點全部位于單位圓內，證明了系統的穩定性。從幅頻曲線上看噪聲傳輸函數為高通濾波特性，信號傳輸函數為全通，在信號頻率以內的噪聲能夠被大幅度衰減，增加了系統的信噪比。利用realizeNTF函數能夠把噪聲傳輸函數的取值映射到積分器的正饋和反饋系數中。最后通過Matlab計算可得：a={0.044,0.288 1,0.799 7};b={0.044,0.288 1,0.799 7,1}; c={1,1,1}; g=0;

但從realizeNTF函數得出的反饋系數并沒有經過動態范圍掃描，沒有明確的輸入動態范圍，必須確定動態范圍值來約束輸入信號從而使系統保持穩定。根據“狀態-狀態”原理，對積分器的輸入支路信號以k倍進行縮小，使信號縮減為原值的1/k，再將輸出支路系數進行k倍放大，用以防止該級信號衰減對下一級積分器造成干擾。優化系數采用scaleABCD函數確定，對系統輸入不同幅度信號，保證系統穩定可得信號輸入的最高幅度，以及各級狀態。再使用mapABCD函數進行計算，得出優化后的拓撲邏輯結構參數為：

將優化后的反饋系數加入到SIMULINK模型中，可以得到最后的系統模型如圖5所示。

圖5 三階單環路系統結構Fig. 5 Three order single loop system structure

圖6 理想和考慮非理想因素時調制器輸出頻譜Fig. 6 The ideal and non-ideal factors when considering the modulator output spectrum

圖7 一位量化器輸出波形Fig. 7 A quantizer output waveform

圖5中的第一級積分器為信號的輸入端，信號采樣也在第一級完成，因此第一級積分器的性能好壞直接影響到整個調制器的性能[6]。二三級積分器引入的噪聲經過噪聲整形不會影響系統性能，因此，第一級積分器采用非理想積分器建模。一位量化器采用SDToolbox中ADC-DAC模塊。通過更改非理想積分器的各種相關參數，進行大量仿真可以確定調制器的最優參數。仿真時，輸入信號幅度為0.5 V，頻率為5 312.5 Hz的正弦信號，壓擺率為100 V/μs，運算放大器增益帶寬為100 MHz，仿真結果如圖6所示。

用示波器觀察輸入輸出信號波形如圖7所示，最上面為調制器輸出PDM碼，中間部分為系統輸入信號波形，下部分為還原后的輸出結果，輸出結果與輸入信號相比，只是相位發生了變化，并不影響調制結果，這證明了此模型可以正常工作。

4 結束語

基于Matlab設計了具有一位量化噪聲比較器的單環三階CIFB結構∑-△調制器。在考慮各種非理想因素的情況下，采用SDToolbox工具包，進行了仿真驗證，結果表明該結構得到了較高的精度，獲得了各種性能參數可以用于指導實際電路設計，縮減了芯片設計周期，為其他類似電路設計提供了參考。

[1] Philips K,Nuijten P A C M, Roovers R L J, et al.A continuoustime ΣΔ ADC with increased immunity to interferers[J].Solid-State Circuits,IEEE Journal of,2004,39(12):2170-2178.

[2] Jaykar S,Palsodkar P, Dakhole P.Modeling of Sigma-Delta Modulator Non-Idealities in MATLAB/SIMULINK[C]//Communication Systems and Network Technologies(CSNT),2011 International Conference on.IEEE,2011:525-530.

[3] Chang R G,Chen C Y, Hong J H,et al. Wide dynamic-range sigma-delta modulator with adaptive feed-forward coefficients[J].Circuits,Devices & Systems,IET,2010, 4(2):99-112.

[4] 何樂年,王憶.模擬集成電路設計與仿真[M].北京:科學出版社,2008.

[5] Ranjbar M, Lahiji G R,Oliaei O.A low power third order delta-sigma modulator for digital audio applications[C]//Circuits and Systems,2006.ISCAS 2006.Proceedings.2006 IEEE International Symposium on.IEEE,2006:4762.

[6] Arpaia P,Cennamo F,Daponte P,et al.Modeling and characterization of sigma-delta analog-to-digital converters[J].IEEE Transactions on,Instrumentation and Measurement,2003,52(3):978-983.

Three order a quantitative CIFB Sigma-Delta ADC modulator

LI Xin, WANG Long, LI Jun, HUANG Huang
（ College of Information Science and Engineering, Shenyang University of Technology, Shenyang 110870, China）

Based on Maltab SIMULINK, the design and simulation method of Sigma-Delta modulator with single ring third-order CIFB structure, a quantizer bits and 256 times oversampling rate are investigated. The zero and pole of the noise transfer function and feedback coefficient are optimized to reduce the design difficulty of analog circuit and enhance the system stability. Finite Gain, Saturation Voltages, Slew-Rate, Gain-Bandwidth are analyzed, and the SNDR and ENOB are 123dB and 20.14bits. The simulation results show, in the case of low quantitative figures the structure can get higher precision and better stability. The design parameters can guide the modulator transistor level circuit design at a high level.

Sigma-Delta modulator; a quantitative; CIFB; noise shaping

TN433

A

1674-6236(2014)03-0156-05

2013–06–29 稿件編號：201306206

李 新(1974—)，男，遼寧昌圖人，博士，副教授。研究方向：數模混合集成電路。