無二極管的高壓BUCK芯片低功耗自舉供電電路設計*

茍 靜，馮全源

(西南交通大學信息科學與技術學院微電子研究所，成都610031)

無二極管的高壓BUCK芯片低功耗自舉供電電路設計*

茍 靜，馮全源*

(西南交通大學信息科學與技術學院微電子研究所，成都610031)

BUCK芯片中傳統的自舉電路都需要一個肖特基二極管，由于工藝限制，用普通二極管并聯得到，這種做法很占芯片面積，不利于芯片集成。采用新穎的自舉電路，用一個高壓PMOS管代替了傳統結構中的二極管，其電流導通能力更強，導通壓降更小，并且能夠在更廣泛的工藝上實現。該電路還實現了整流管全集成供電，相對于用普通二極管做的自舉電路模塊節省了約8.9%的面積，并且進一步降低了功耗。電路基于0.5μm BCD工藝庫，利用Cadence和Hspice軟件進行電路仿真，在芯片系統典型應用環境下仿真得到BS引腳電壓比LX引腳高約4.56 V，靜態電流42.82μA。

BUCK芯片;自舉電路;肖特基二極管;低功耗

DC/DC BUCK芯片以其效率高、輸出電流大、功耗低等優點被廣泛應用于便攜式設備中。為這些設備提供電源管理時，常應用具有高轉換率的DCDC轉換器，為了減小設備體積和重量，電源模塊必須最小化，因此，實現轉化器的高轉換效率以及高集成度成為一種趨勢［1］。

目前很多電路中都采用NMOSFET功率管作為開關管，而不采用P型功率管，因為版圖布局時相同的導通電阻Rds(on)和柵源電壓Vgs，NMOSFET功率管需要的面積較小［2］。但功率管尺寸仍然較大，MOS管的寄生電容大，一般情況下NMOS開關管的柵極電容高達幾十皮法(pF).［3］。我們采用電壓自舉技術來提升柵極電壓，從而增強門的驅動能力［4］，使NMOS功率開關管工作在線性放大區。

傳統的自舉電路都需要肖特基二極管(導通壓降小)，由于工藝限制，一般采用普通二極管并聯替代，很占芯片面積。針對這個問題，本文所采用的自舉電路采用低端管的供電電源給BS充電，作為打開高端管的驅動電路電源。將高低端管的驅動電路電源集成，無二極管，從而節約了芯片面積。

1 自舉電路的工作原理

自舉電路的本質就是利用電容兩端電壓瞬間不能突變的特點來改變電路中某一點的瞬時電位［5］。

傳統典型的自舉電路框圖如圖1所示，其工作原理如下:首先電源電壓VL給自舉電容C充電，使BS點的電壓比SW點的電壓高ΔV(ΔV由電源電壓與二極管導通壓降差決定)。信號CTR_H0和CTR _H1使M1導通，SW點的電壓上升至VIN，電容的自舉作用使得BS點的電壓在原來ΔV的基礎上也隨之上升至ΔV+VIN(如果忽略驅動電路引起電容C的放電作用，那么BS將始終比SW高ΔV。)，然后通過高端驅動(High Driver)，把BS點的電壓切換到M1的柵極輸入端，M1的柵源電壓就維持在ΔV，可以使M1充分導通;反之，High Driver就把SW點的電壓切換到M1的柵極輸入端，使M1的柵源電壓保持為零，使M1截止［6］。

圖1 傳統的自舉電路框圖

圖中的二極管有兩個作用:一是正向導通時，VL給BS充電;二是高端管開啟，BS電壓比VIN還高，二極管反偏截止，防止BS回流到VL。電路中采用二極管，并且高低端驅動電路用不同的電源供電，這樣很占芯片面積，針對這個弊端，本文采用了一個新穎的電路來替代二極管。

2 無二極管、低功耗自舉電路的設計

本文采用的電路無需二極管，且高低端整流管都由同一個穩壓器供電，具體框圖如圖2所示。工作原理為:當DRVL=1時，低端管打開(LX=0)，供電電源V_LSD給低端管驅動電路供電，與此同時通過低端管的DRVL形成兩路反饋信號:一路反饋信號通過反相器I1，再經過一個同相的Level shift和一個反相器鏈來驅動PMOS管P1(為了減小V_LSD到BS的壓降，P1管的Rds(on)要小，故尺寸較大，柵極電容較大，需要反相器鏈來驅動)，此時A=0，P1打開，V_LSD給BS和LX之間的自舉電容C充電，直至V_LSD;另一路反饋信號通過反相器I2，經過一個反相器鏈延時(調節CF電容使這路信號的延時比DRVL信號反饋到A點的延時大)輸入到High Driver的HS_en，其為使能信號，此時為低電平，故High Driver未工作，高端管未開啟。

當DRVL=0時，低端管關閉，反饋信號A=1，先將PMOS P1關閉，然后通過I2的反饋信號才將HS_en翻轉為高電平，使能有效，High Driver工作。因為低端管開啟時自舉電容上已經有了一個值為V_LSD的電壓，高端管開啟時，LX=VIN，電容電壓不能突變，故BS=VIN+V_LSD，DRVH為BS電壓，功率管M1上的柵源極壓差保持在一個V_LSD左右，足以使其開啟。

圖2 本文所采用的自舉電路框圖

該電路具體工作時序如圖3所示。

圖3 工作時序圖

根據分析可以得知，該電路的優點為:采用時序來控制BS的電平，用一個高壓PMOS替代傳統電路中的二極管，其電流導通能力更強，導通壓降更小，性能更好;高端管和低端管采用同一個電源供電。值得注意的是:低端管關閉切換到高端管開啟時，為了防止BS電壓回流到V_LSD，一定要先將P1關閉。

3 整流管供電集成穩壓器實現

本文對自舉電路中高低整流管的供電穩壓器也做了相應的改進，實現了集成供電，如圖4所示。

其中I為偏置電流，給整個模塊供電，Vref為基準電壓，先經過第1級比較然后輸入到共源共柵級電路進行第2級放大，OUT1為輸出，C1和C2的作用分別是補償一個主極點和一個零點，改善相位裕度，提高系統穩定性。M19、M17、M9和R2構成了負反饋環路，最終使OUT1穩定在某個電壓值。OUT1給M10提供柵極電壓，M10和R3構成源極跟隨器，最終使V_LSD電壓穩定。當DRVL=1時，A=0，P1導通使BS=V_LSD。即V_LSD同時作為高低端管的電源，實現了整流管供電集成。M9和 M10采用NLDMOS，可以增強柵極對漏極電流驅動能力。K為V_LSD的開關，K=1時，V_LSD=0。其框架圖如圖5所示。

圖4 整流管供電集成的穩壓器電路

圖5 圖4的框架圖

從輸入到OUT1的增益為［7-8］:從OUT1到V_LSD為源極跟隨器，增益為:

則，從輸入到輸出的總增益為:

其主極點為:

零點為:

由式(1)～式(5)，可以根據需要調節穩壓器的增益和零點、極點使相位裕度滿足要求，系統響應較快。同時調節R2也可以改變V_LSD。

4 仿真結果與分析

先進行模塊單獨仿真，仿得指標如下:

仿真條件:采用0.5μm BCD工藝，仿真了VIN=8 V，12 V，15 V，TEMP=-40℃，25℃，85℃，125℃，tt、ff、ss等6個工藝角，該穩壓器的環路增益和相位如圖6所示。

圖6 環路增益和相位

仿真結果:其增益為54.14 dB～60.59 dB，相位裕度在84.10°～86.95°之間，滿足要求。

當VIN=12 V，tt工藝角，溫度25℃，外接自舉電容為0.1μF時瞬態和靜態電流仿真結果如圖7所示。

仿真結果表明在低端管開啟時，V_LSD和BS都能穩定在5 V，低端管關閉時，P1關閉，V_LSD不再給BS充電，由于外接自舉電容上已有5 V電壓，開始放電以維持BS電平。此為單仿，DRVL=0時，低端管關閉而高端管并未打開，BS最后穩定在4.4 V左右。而在實際應用時，高低端管開關頻率很高，下一個周期來臨時V_LSD又給BS充電，BS和LX的差值能保持在4.4 V以上，故可以保證NMOSFET功率管完全打開。綜上，本文采用的低端管電源和自舉電路相結合的電路確實可以實現，并且由圖7(b)可以看出其靜態電流為42.82μA，與傳統的自舉電路電路相比降低了近一半的功耗。

最后，我們將該模塊電路應用于實際系統中，并將供電電源VIN變化10%，tt、ff、ss等6個corner的仿真結果如圖8所示。

圖7 瞬態和總靜態電流仿真

圖8 系統仿真結果

從系統仿真我們可以看到該電路在系統中正常工作，在低端管開啟的瞬間V_LSD要同時給BS和Low Driver供電，最差的Case電壓瞬間下墜至2.52 V，但是很快恢復到4.5 V左右，對Low Driver供電沒有影響，而高低端管開關切換時，BS和LX的壓差始終保持在4.57 V以上，足以給High Driver供電，系統正常工作。

5 結論

針對自舉電路采用多個普通二極管來替代肖特基二極管的做法，其占用大量芯片面積，本文采用的自舉電路不僅實現了無二極管的自舉功能，還實現了高低端整流管全集成供電，從兩方面節省了芯片面積，且功耗較低，無論是從芯片的面積還是功耗考慮，它都表現出了很大的優越性，對于BUCK DC/DC芯片具有很大的參考價值。

［1］鄭浩，劉巖，王道平.采用BCDMOS技術的電流模降壓型DCDC轉換器功率級設計［J］.電子技術應用，2011，37(4):48.

［2］Jader A，De Lima，Wallace A Pimenta.A Current-Mode Active Clampling for Boostrap Circuit Applied to DC/DC Buck Converters［C］//Circuits and Systems，2009.ISCAS 2009.IEEE International Symposium on.

［3］潘華兵，來新泉，賈立剛.一種低電壓高頻率采用自舉電路的BiCOMS驅動電路［J］.世界電子元器件，2004(3):65-67.

［4］彭剛.低壓低功耗集成電路中電壓自舉電路的分析與設計［D］.成都:電子科技大學，2010:3-5.

［5］李東超，戴慶元，林剛磊，等.一種應用于DC/DC轉換器的自舉電路設計［J］.電子器件，2009，32(1):87-88.

［6］趙新毅.基于BCD工藝的單片BUCK DC/DC變換器芯片設計［D］.西安:西安科技大學，2006:32-33.

［7］畢查德·拉扎維.模擬CMOS集成電路設計［M］.西安:西安交通大學出版社，2003:57-58，249.

［8］魏廷存，陳瑩梅，胡正飛.模擬CMOS集成電路設計［M］.北京:清華大學出版社，2010:88-90.

A Low Consumption Bootstrap Power Supply Circuitwithout Diode for Buck Converter*

GOU Jing，FENGQuanyuan*
(Institute of Microelectronics，Southwest Jiaotong University，Chengdu 610031，China)

Traditional bootstrap circuit of Buck converter requires a Schottky diode，or common diodes in parallel are adopted to realize the same performance due to process limitation.However，thosemethods result in large chip area，and further the incapacity of integrating.A novel bootstrap circuit is introduced by using a high voltage PMOS instead of the diode in the traditional structure.The PMOSexhibits stronger current conduction ability and smaller conduction voltage drop.The proposed circuit can bemanufactured by a wider range of processes.Moreover，the proposed circuit also presents a full integrated rectifier tube power supply and reduces power consumption，the chip area saves about 8.9%relative to the bootstrap circuitmodule using ordinary diodes.The proposed circuit is verified by using Cadence and Hspice software based on 0.5μm BCD library.Simulation results show that，under the typical application environments，the voltage of BSminus LX is about4.56V，and supply quiescent current is 42.82μA.

BUCK chips;bootstrap circuit;schottky diode;low power consumption

10.3969/j.issn.1005-9490.2014.01.008

TN433 文獻標識碼:A 文章編號:1005-9490(2014)01-0030-04

項目來源:國家自然科學基金項目(60990320，60990323，61271090);國家高技術研究發展(863)計劃基金項目(2012AA012305);四川省科學與技術支持項目(2012GZ0101)

2013-05-18修改日期:2013-06-17

EEACC:1210

茍 靜(1988-)，女，漢族，四川省南充市人，碩士研究生。研究方向為模擬集成電路設計;

馮全源(1963-)，男(漢族)，博士，教授，博士生導師。研究方向為集成電路計、RFID技術、功率半導體技術、電磁兼容與環境電磁學、微波器件及材料等。