基于PCB壓電傳感器的小型沖擊波存儲測試系統*

梁 頔，馬鐵華*，劉一江，梁志劍，秦珍珍

(1.中北大學電子測試技術重點實驗室，太原030051;2.中北大學儀器科學與動態測試教育部重點實驗室，太原030051)

基于PCB壓電傳感器的小型沖擊波存儲測試系統*

梁 頔1，2，馬鐵華1，2*，劉一江1，2，梁志劍1，2，秦珍珍1，2

(1.中北大學電子測試技術重點實驗室，太原030051;2.中北大學儀器科學與動態測試教育部重點實驗室，太原030051)

針對沖擊波超壓測試存在的問題，設計了一套小型沖擊波存儲測試系統。系統選取了美國PCB公司的壓電傳感器，并針對此傳感器設計了相應的電荷放大器，放大器和濾波器。系統以FPGA為核心驅動外圍AD和FIFO完成數據采集。對關鍵時序采用Modelsim軟件進行了仿真。使用該系統對某爆炸20 m處的沖擊波超壓信號進行了檢測，并給出了波形。

存儲測試;沖擊波;FPGA;modelsim

沖擊波超壓峰值是衡量各類彈藥毀傷威力的重要技術指標，所以對于沖擊波超壓峰值的準確檢測顯得尤為重要。在爆炸環境之中，環境比較惡劣，對于此情況下沖擊波壓力信息的獲取十分不易。沖擊波超壓數值模擬方法經常采用。［1-6］引線電測法是目前沖擊波超壓的主要測量方法，它精確性高，也能夠計算沖量，但是它布線繁雜，測試前必須有所準備，而且成本也相對較高。［7-10］為了解決此問題本文設計了一套微型化的沖擊波存儲測試系統，系統以FPGA為主控芯片，以自適應的采樣頻率對沖擊波壓力信號進行獲取。

1 系統設計

為了測量沖擊波壓力信號，測試系統需要埋于地下。測試系統的工作示意圖如圖1所示。

整個系統都被金屬外殼包裹，測試系統埋于地下，傳感器和觸發二極管露出金屬外殼。測試系統工作時，爆炸前測試系統以最高采樣頻率，將數據都實時存入FIFO并在FIFO中空轉，但并不往FLASH存儲器中寫入。爆炸時爆炸的強光使光電二極管感受強光，觸發測試系統并將FIFO中的數據以同樣高的采樣頻率存入FLASH。采用這樣的設計方案可以使存儲測試系統能夠采集并存儲觸發之前的一部分信息，因此這部分的設計被稱為負延遲系統。存儲完畢之后，整個系統自動處于低功耗狀態，等待外部接口讀取信息。

圖1 測試系統工作示意圖

系統的總體設計框圖如圖2所示。

圖2 系統總體設計框圖

1.1 壓力傳感器選型

測試系統的壓力傳感器采用美國PCB公司的壓電傳感器PCB113A22型壓電傳感器。此種傳感器的動態響應范圍為6.9 kPa～34 500 kPa，線性度%FS≤1，諧振頻率≥500 kHz，上升時間≤1μs。沖擊波的上升時間為微秒(μs)量級，文獻［11］又對此種傳感器的動態特性進行了研究，此種傳感器可以滿足對于沖擊波信號檢測的要求。

1.2 電荷放大器設計

由于傳感器是壓電傳感器輸出成容性，因此需要對此種傳感器設計電荷放大器來使傳感器輸出的微小的電荷量轉化為電壓變化，為后續的信號處理和記錄創造條件。電荷放大器的設計如圖3所示。

圖3 電荷放大器原理圖

1.3 二級放大電路的設計

二級放大電路用儀表放大器INA128，INA128的輸入阻抗很大，對前級的影響很小。放大倍數滿足，具體設計如圖4所示。

圖4所示的電路圖中Rg為51 K，因此二級放大電路的放大倍數接近于2。

圖4 二級放大電路

1.4 低通濾波器的設計

因為被測沖擊波信號有一定的帶寬，為了提高儀器的信噪比儀器中需要設計一個低通濾波器。設計如圖5所示。

圖5 二階低通濾波器

集成運放采用OP4340集成運放，引入“虛短”和“虛斷”以后運放的正端的電平

在Uz點處的電流滿足

上式中R是5.1 kΩ的電阻，C是1 nF的電容。

式(1)～式(3)聯立可以得出

由上式的傳遞函數可以得出二階低通濾波器的幅頻和相頻特性如圖6所示。

幅頻特性的半功率點的頻率為23 kHz，濾波器的截止頻率為23 kHz。

1.5 模數轉換電路設計

經過模擬調理電路后的信號需要進行模數轉換而后對其進行存儲。采樣頻率原則上滿足采樣定理即可，即采樣頻率大于等于原信號不失真最大高頻分量頻率的兩倍。本文的AD轉換器選取為AD7492，編程設置采樣頻率為100 kHz。

AD轉換電路原理圖如圖7所示。

圖6 二階低通濾波器幅頻特性

圖7 AD轉換器原理圖

FPGA只需按100 kHz的時序給CONVST管腳控制AD轉換頻率。當系統觸發后，數據存儲完畢，FPGA控制TC管腳拉高，使AD轉換器停止工作，系統進入低功耗狀態。AD轉換器的控制邏輯圖如圖8所示。

圖8 AD轉換器控制邏輯圖

圖8中和D觸發器相連接的模塊為分頻時鐘產生模塊，采樣頻率的實現由D觸發器實現，CONVST為啟動A/D轉換器的信號。采樣頻率給定電路的時序如圖9所示。圖9中第一行信號為8 M的系統時鐘。

圖9 A/D轉換器采樣時序圖

1.6 FIFO的控制邏輯及時序

在A/D轉換完成后系統要將數據實時存入高速FIFO中等待抽取，邏輯實現如圖10所示。

圖10 FIFO控制邏輯圖

圖10中rst為復位信號，noten為控制FIFO讀寫的信號允許位，ADCRD為FIFO的寫信號線，busy為A/D轉換器轉換完成后的信號線。A/D轉換完成以后，busy信號由低變高，電路產生125 ns的FIFO寫信號。圖9的FIFO控制邏輯用Modelsim仿真后如圖11所示。

圖11 實時存入FIFO時序圖

圖11中第1行的clk是FPGA系統的8 M時鐘。第2行的busy信號為AD7492轉換完成的輸入信號。第3行的m2信號為FPGA內部分頻產生的2 M的時鐘。第5行的adcrd為FIFO的寫信號。第7行的noten信號為FIFO的片選信號。AD轉換器轉換完成后，FIFO的片選使能，然后產生125 ns的寫信號。

2 實驗及結論

使用設計好的測試系統對某爆炸沖擊波信號進行檢測后，對一個單獨的測試系統測得的數據進行分析，20 m處沖擊波超壓信號如圖12所示。

如圖12所示系統可以捕獲觸發前的完整數據，證明系統的負延遲電路運行完好。對于爆炸過程中沖擊波信號的變化趨勢，系統的采集也趨于完美。得出在13.02 ms處，沖擊波信號的超壓峰值為0.434 MPa。

圖12 某爆炸20m處的超壓曲線

與引線測試系統相比，存儲測試系統可以更加方便、高效地嵌入與被測信號相同的惡劣環境中工作。它功耗低、可靠性高、經多次實驗證明:它的數據捕獲成功率可以達到95%以上，可以為多種彈藥的研制和實驗提供可靠的評估依據。

［1］屈康康，閆石聚，劉洋，等.爆炸沖擊波在長直坑道和復雜坑道內傳播規律的對比研究［J］.應用力學學報，2011，28(4):434 -438.

［2］高軒能，劉穎，王書鵬.基于LS-DYNA的大空間柱殼結構爆炸波壓力場分析［J］.振動與沖擊，2011，30(9):70-75.

［3］龔順風，夏謙，金偉良.近爆作用下鋼筋混凝土柱的損傷機理研究［J］.浙江大學學報，2011，45(8):1405-1410.

［4］盧紅琴，劉偉慶.空中爆炸沖擊波的數值模擬研究［J］.武漢理工大學學報，2009，31(19):105-108.

［5］賈憲振，胡毅亭，董明榮，等.基于ANSYS/LS-DYNA模擬水下爆炸沖擊波的等效質量法［J］.彈箭與制導學報，2008，28(3): 159-162.

［6］張亞軍，徐勝利.中心內爆引起的圓柱殼流固耦合問題數值模擬［J］.中國科學技術大學學報，2007，37(1):6-12.

［7］陳昌明，李建平，白春華.一種新的沖擊波超壓測試方法-壓力響應膜片［J］.中國水運，2013，13(1):104-106.

［8］杜紅棉，祖靜.無線沖擊波超壓測試系統研究［J］.火力指揮與控制，2012，37(1):198-200.

［9］王代華，宋林麗，張志杰.基于ICP傳感器的存儲式沖擊波超壓測試系統［J］.傳感技術學報，2012，25(4):478-482.

［10］董冰玉，杜紅棉，祖靜.基于無線控制的沖擊波超壓測試系統［J］.傳感技術學報，2010，23(2):279-281.

［11］杜紅棉，祖靜.常用沖擊波壓力傳感器動態特性實驗研究［J］.彈箭與制導學報，2012，32(4):214-216.

A Small Stored Measurement System for Shock Wave Based on PCB Sensor*

LIANGDi1，2，MA Tiehua1，2*，LIU Yijiang1，2，LIANG Zhijian1，2，QIN Zhenzhen
(1.National Key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan 030051，China; 2.Science and Technology on Electronic Test and Measurement Laboratory，North University of China，Taiyuan 030051，China)

Considering the deficiency ofmeasuring method for shock wave，a small stored measurement system for shock wave is designed.A PCB piezoelectric sensor is used in the system.The charge amplifier，amplifiers and filters is designed for the PCB piezoelectric sensor.The peripheral AD and FIFO are driven by FPGA to accomplish the data acquisition.The critical timing simulation is done on the Modelsim software.The system is selected tomeasure a shock wave signal at20 m，and the waveform is drawn.

storagemeasurement;shock wave;FPGA;modelsim

10.3969/j.issn.1005-9490.2014.01.028

TP212.42 文獻標識碼:A 文章編號:1005-9490(2014)01-0119-04

項目來源:國家自然科學基金項目(50730009)

2013-04-14修改日期:2013-05-06

EEACC:7230

梁 頔(1989-)，女，北京人，碩士研究生，主要從事動態測試與儀器方面的研究，lyqc.2008@163.com;

劉一江(1987-)，男，河北石家莊人，碩士研究生，主要從事智能控制、動態信號獲取與實時處理等方面的研究，yi9jiang@163.com。

馬鐵華(1964-)，男，教授，1996年于哈爾濱工業大學精密儀器與機械學科獲博士學位，2001年被評為博士生導師，現任信息與通信工程學院副院長、民盟中北大學主委，是電子測試技術國防科技重點實驗室動態測試研究方向負責人、山西省委聯系的高級專家。主要研究方向是動態測試與傳感技術。近年來取得省部級科技進步二等獎2項、獲國家發明專利1項，發表學術論文68篇，其中被SCI、EI和ISTP收錄19篇;