基于MCU和CPLD的微型動態(tài)應力存儲測試系統(tǒng)

張海龍，馬鐵華*，謝 銳，劉雙紅

(1.中北大學儀器科學與動態(tài)測試教育部重點實驗室，太原030051;2.中北大學電子測試技術國家重點實驗室，太原030051)

基于MCU和CPLD的微型動態(tài)應力存儲測試系統(tǒng)

張海龍1，2，馬鐵華1，2*，謝 銳1，2，劉雙紅1，2

(1.中北大學儀器科學與動態(tài)測試教育部重點實驗室，太原030051;2.中北大學電子測試技術國家重點實驗室，太原030051)

為了解決車輛履帶上的動態(tài)應變壓力測試問題，設計了一套微型應力存儲測試系統(tǒng)。對于應變壓力傳感器采用電橋法測試應力并應用存儲測試技術設計了整套測試系統(tǒng)。使用單片機和CPLD作為系統(tǒng)的主控芯片完成系統(tǒng)的微功耗設計，并設計了模擬電路部分和數(shù)字電路部分。經(jīng)過沖擊梁實驗表明此測試系統(tǒng)和理論計算的誤差在7%以下，可以對車輛履帶上的應力進行測量。

應力;存儲測試;微功耗;沖擊粱

在現(xiàn)代軍事、農(nóng)業(yè)和建筑業(yè)等領域中，履帶車輛憑借其良好的性能發(fā)揮著十分重要的作用［1］。但是其工作環(huán)境惡劣，經(jīng)常受到?jīng)_擊和振動，一些關重部件失效形式表現(xiàn)為疲勞斷裂［2］。主動輪為整車提供牽引力和制動力，承受隨機交變載荷，對其受力動態(tài)變化的過程的研究一直是業(yè)界的難點和熱點［3］。

1 應變測試基本原理

應力測試系統(tǒng)使用電阻應變片來測量車輛運行中的動態(tài)應變。構件上的應變片與測試系統(tǒng)中電阻組成電橋，構件發(fā)生形變時，引起橋臂上應變片阻值發(fā)生變化，根據(jù)胡克定律，通過測試出的構件表面測點的應變，求出測點的應力［4］。

本設計的測量電路采用惠斯登電橋，將應變片的阻值變化轉化為電壓或電流信號。基本電路如圖1所示。

圖1 惠斯登電橋測量原理

惠斯登電橋由4個電阻構成4個橋臂，A端和C端介入電源U，B端和D端為輸出端。

對電路進行分析，可得出:

其平衡條件為R1·R4=R2·R3，當電橋平衡時，橋路輸出電壓為零，電橋得到平衡。

2 存儲測試方法

單獨的單片機控制難以實現(xiàn)高速運行，而單獨采用CPLD控制功耗較大且邏輯復雜。在實現(xiàn)高速數(shù)據(jù)采樣和大容量數(shù)據(jù)存儲的功能，同時控制功耗和體積的前提下［5］。

本文設計的存儲測試方法采用單片機與CPLD共同控制的模式，使用兩片閃存交替工作組成數(shù)據(jù)存儲器。單片機控制測試系統(tǒng)工作狀態(tài)的轉換和發(fā)出對閃存進行寫入、讀取、擦除操作的命令，CPLD控制高速數(shù)據(jù)采樣轉換和轉換完畢后數(shù)據(jù)的緩存。這樣的設計充分利用了單片機功耗低、邏輯簡單，CPLD速度高的優(yōu)點，提高了測試系統(tǒng)的功能性和穩(wěn)定性［6］。

2.1 隨機觸發(fā)測試技術

測試系統(tǒng)采用的隨機觸發(fā)采樣模式，隨機觸發(fā)采樣設計為8次隨機觸發(fā)，且將Flash的存儲區(qū)域等分為8個容量相等子存儲區(qū)域，每觸發(fā)一次，就存儲一個子存儲區(qū)域，具體隨機觸發(fā)采樣狀態(tài)如圖2所示。

圖2 隨機觸發(fā)采樣狀態(tài)圖

多路待測信號輸入到測試系統(tǒng)的輸入信號端，應力測試系統(tǒng)由休眠態(tài)進入待觸發(fā)態(tài)，等待觸發(fā)信號的到來。系統(tǒng)進入待觸發(fā)態(tài)后，每收到一個觸發(fā)信號，測試系統(tǒng)的AD根據(jù)設計的采樣頻率進行數(shù)據(jù)轉換，將每次轉換的數(shù)字量寫入存儲器并保存，當子存儲空間存儲滿后，輸出第一次觸發(fā)采樣完畢信號TOFF1。當系統(tǒng)查詢到TOFF1信號為1時，停止采樣，等待下一次觸發(fā)信號的到來。以此類推，直到第8次觸發(fā)的子存儲空間滿后，輸出第8次觸發(fā)采樣完畢信號TOFF8。當系統(tǒng)查詢到TOFF8信號為1時，停止采樣，此時隨機觸發(fā)采樣過程全部完畢，應變測試系統(tǒng)進入待讀狀態(tài)。

2.2 大容量存儲測試技術

存儲芯片采用兩片三星公司生產(chǎn)的NAND型閃存存儲器K9F4G08OM，單片容量為512MB。NADA結構閃存的特點是:以頁為單位進行讀和編程操作，以塊為單位進行擦除操作［7］，對一頁(2 kbyte)數(shù)據(jù)編程進入非易失介質的典型時間為200μs，擦除一塊(128 kbyte)的時間為1.5 ms。數(shù)據(jù)、地址、命令采用同一總線，芯片使用引腳少。

由于閃存存在較長的頁編程時間，編程時無法對其進行操作，為了在高速數(shù)據(jù)轉換情況下不丟失數(shù)據(jù)，并進一步提高存儲容量，采用兩片閃存芯片交替工作組成數(shù)據(jù)存儲器，總存儲容量擴大為1 Gbyte。

2.3 多通道測試技術

測試系統(tǒng)需要4通道同時采集，模擬量進行1～4通道的切換，采用4通道模擬開關MAX4634，4路模擬信號每路采樣頻率為25 kHz，AD的采樣頻率為100 kHz，對應每個周期的時間為10μs。

3 系統(tǒng)硬件設計

本測試系統(tǒng)主要由以下幾部分組成:應變片，信號調理電路，電源管理電路，AD轉換器與存儲電路，控制電路，通信設備和計算機等。測試系統(tǒng)原理框圖如圖3所示。

圖3 測試系統(tǒng)原理框圖

3.1 電橋調平電路

在實際測量中，引線電阻不平衡、應變計阻值誤差以及實驗環(huán)境中溫度的變化等因素都會引起橋路微小的失衡，這些會造成橋路不平衡的因素會使應變測試電路在沒有應變輸入時對應的輸出量遠遠偏離零位，放大器本身又有零漂，這使得系統(tǒng)無法正常測試。因此，在模擬電路中設計了電橋調節(jié)平衡這一環(huán)節(jié)。

本系統(tǒng)中電橋調節(jié)芯片選用標稱值為10 kΩ的X9C103數(shù)字電位器。X9C103內部的數(shù)據(jù)電路通過開關控制中間節(jié)點在電阻網(wǎng)絡中的連接位置來改變電阻值，測試系統(tǒng)通過單片機對其輸入端口INC、U/D的值來控制電位器的移動和移動的方向。

3.2 信號調理電路

應變片產(chǎn)生的電壓差將由INA128儀表放大器進行放大，放大倍數(shù)計算公式為:G=1+(50 kΩ/RG)。

對經(jīng)儀表放大器放大后的被測信號進行濾波處理。系統(tǒng)采用性能高、功耗低運放OPA4340進行低通濾波電路設計。如圖所示，圖4為濾波器電路圖。

圖4 OPA2340二階低通濾波器

3.3 A/D轉換模塊設計

測試系統(tǒng)選用了高速、低功耗、逐次逼近的12 bit AD轉換器AD7492.它可在2.7 V～5.25 V的電壓下工作，其數(shù)據(jù)通過率高達1 Msample/s。它內含一個低噪聲、寬頻帶的跟蹤/保持放大器，它可以處理高達10 MHz的寬頻信號。編程設置它的采樣頻率為500 kHz。使用CPLD對外部晶振分頻后的信號作為AD轉換的時鐘，這樣得到的信號穩(wěn)定且占用芯片資源少。

3.4 接口電路設計

測試系統(tǒng)讀數(shù)設計為高速讀數(shù)。采用并行轉USB的方式將測試系統(tǒng)中數(shù)據(jù)并行輸出到上位機中，速度快且數(shù)據(jù)傳輸準確。

設計UART0口的 P3.4和 P3.5與上位機的TXD、RXD連接，實現(xiàn)測試系統(tǒng)與上位機讀數(shù)中斷信號的傳輸。高速讀數(shù)時將數(shù)據(jù)口、控制端與上位機的端口一一對應連接，完成數(shù)據(jù)的并行輸出。

4 系統(tǒng)軟件設計

4.1 單片機軟件設計

測試系統(tǒng)選用AVR系列單片機ATmega8515，利用匯編語言編寫。測試系統(tǒng)軟件方案設計主要由控制模塊對各部分模塊的控制程序組成，其中包括對信號調理模塊的控制，應變信號的采集時序，對Flash的各項操作及電源管理設計等。由于測試需求，還設計了軟件的低功耗模式和中斷機制。

系統(tǒng)程序總體構架如圖5所示。測試系統(tǒng)上電后先進行系統(tǒng)初始化，初始化完畢后系統(tǒng)進入低功耗狀態(tài)，在極功耗下等待中斷信號的到來。中斷信號發(fā)生后，系統(tǒng)將響應中斷信號，退出低功耗狀態(tài)，進入相應中斷，發(fā)生相應中斷的操作。系統(tǒng)一共設置了3個中斷，中斷1是寫中斷，中斷2是讀中斷，中斷3是擦除中斷。

圖5 單片機程序總體構架

4.2 CPLD軟件設計

CPLD采用XLINX系列芯片XCR3128，CPLD控制高速數(shù)據(jù)采樣轉換和轉換完畢后數(shù)據(jù)的緩存。AD輸出為12 bit，閃存的數(shù)據(jù)線為8 bit，轉換得到的數(shù)據(jù)先進入CPLD轉化為2組8 bit數(shù)據(jù)，使數(shù)據(jù)位數(shù)匹配

對A片發(fā)出命令后，A片進行編程時對B片寫入數(shù)據(jù)，反之相同，這樣提高了測試系統(tǒng)的數(shù)據(jù)處理速度，滿足了測試要求。

圖6 CPLD的狀態(tài)關系

4.3 上位機軟件的設計

上位機采用VB語言進行編程，利用測試系統(tǒng)要求，設計了內部1 024 Mbit數(shù)據(jù)的讀取程序。讀數(shù)時顯示界面如圖7所示。

圖7 讀數(shù)時顯示界面

點擊圖中裝置讀數(shù)，顯示讀數(shù)窗口，由讀數(shù)要求靈活選擇讀數(shù)長度，選擇讀數(shù)范圍為1～1 024。設置界面其他參數(shù)按照需要填寫。點擊開始讀數(shù)時，系統(tǒng)將對所選讀數(shù)長度內芯片的數(shù)據(jù)進行讀數(shù)。

5 實驗測試及結果

測試裝置采用JZT-5型多功能電子式力學綜合實驗臺的沖擊梁裝置，沖擊梁裝置配置質量塊，使質量塊自由下落，產(chǎn)生沖擊力［8］，把應變片貼在沖擊粱上A點處，通過測試系統(tǒng)，測試出瞬態(tài)動應變，求出其瞬態(tài)動應力。

根據(jù)能量守恒定律計算相應載荷動荷系數(shù)，將結構在可類比靜載荷作用下的最大應力乘以動荷系數(shù)，得到結構中的最大沖擊應力。

圖8 沖擊桿

實驗參數(shù)為:應變片電阻R=120，沖擊質量塊的質量M=200 g，等強度梁的長度L=300 mm，寬度h=15 mm，厚度b=4 mm，應變片距固定點的距離d=100 mm，支座距固定點的距離l=250 mm，彈性模量E=200 GPa，計算結果如表1所示。

表1 計算結果

測試系統(tǒng)的實際測量值和理論計算值的誤差結果如表2所示。

表2 實際測量值和理論計算值的誤差結果

6 結論

本文完成了對動態(tài)應力測試系統(tǒng)的軟硬件設計，對測試系統(tǒng)進行實驗和誤差分析，驗證了其合理性。與傳統(tǒng)測試系統(tǒng)相比，動態(tài)應力測試系統(tǒng)具有體積小，功耗低，穩(wěn)定性高，抗干擾性強的優(yōu)點，可實時完成對履帶車輛主動輪的應力測試，特別適宜于惡劣環(huán)境下試驗場合。

［1］藺紅軍.履帶車輛傳動系測試系統(tǒng)研究［D］.長春:吉林大學，2009.

［2］易當祥，劉春和，呂國志.自行火炮行動系統(tǒng)關重件的疲勞壽命仿真［J］.兵工學報2007，28(2):138-143.

［3］田政，陳兵，尹忠俊，等.高速履帶車輛主動輪動態(tài)應力仿真分析研究［J］.計算機仿真，2011，28(11):328-331.

［4］張浩茹，謝銳，崔冬梅.基于FPGA的應力應變測試系統(tǒng)設計［J］.測試技術學報，2012，26(2):158-161.

［5］王代華，宋林麗，張志杰.基于ICP傳感器的存儲式?jīng)_擊波超壓測試系統(tǒng)［J］.傳感技術學報，2012，25(4):478-482.

［6］陸從青，吳建輝.基于CPLD的高分辨率AD轉換電路設計［J］.電子器件，2010，33(1):62-66.

［7］謝銳，馬鐵華，裴東興.基于閃存的引信電池大容量存儲測試方法［J］.探測與控制學報，2010，32(4):34-37.

［8］謝占魁，李艷輝，謝銳.沖擊動應力實驗裝置研制［J］.中北大學學報(自然科學版)，2007，28:35-37.

M icro Dynam ic Stress Storage Measurement System Based on MCU and CPLD

ZHANG Hailong1，2，MA Tiehua1，2*，XIE Rui1，2，LIU Shuanghong1，2
(1.Key Laboratory of Instrumentation Science and Dynamic Measurement，North University of China，Taiyuan 030051，China; 2.Key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan 030051，China)

A stress storagemicrosystem is introduced to slove the problem of Vehicle Track dynamic stressmeasurement.The bridgemethod is used to test stress signal collected by a strain type pressure transducer and storage testing technology is designed in thismeasurement system.With low loss MCU and CPLD asmain chips low-power of the control system is realized.Analog circuit and digital circuits are designed，The cantilever-beam impact experiment show that experimental results differ，from theoritical calculation by less than 7%.So，this system can be adopted in stressmeasurements of Vehicle track.

stress;memory test;micropower;shock beam

10.3969/j.issn.1005-9490.2014.01.029

TM 93 文獻標識碼:A 文章編號:1005-9490(2014)01-0123-04

2013-05-21修改日期:2013-06-14

EEACC:7320G

馬鐵華(1964-)男，教授，博士生導師。1996年獲哈爾濱工業(yè)大學工學博士學位1999年北京理工大學博士后出站。2002年美國路易斯安那州立大學高級訪問學者。現(xiàn)任中北大學信息與通信學院科研副院長、電子測試技術國防科技重點實驗室副主任。

張海龍(1988-)，男，山西臨汾人，中北大學信息與通信工程學院碩士研究生，主要研究方向動態(tài)測試，85468214 @qq.com;