電磁型欠壓脫扣器可靠性與關鍵電路設計*

吳志祥，方曉毅，黃 波，劉麗娟

(1.常州工學院，江蘇常州213002;2.江蘇國星電器有限公司，江蘇常州213177)

電磁型欠壓脫扣器可靠性與關鍵電路設計*

吳志祥1*，方曉毅1，黃 波2，劉麗娟2

(1.常州工學院，江蘇常州213002;2.江蘇國星電器有限公司，江蘇常州213177)

為了提高電磁型欠壓脫扣器的可靠性，在評估現(xiàn)有設計方案不足的基礎上，通過優(yōu)化主回路結構，提出了一種新的高可靠性電磁型欠壓脫扣器設計方案。結合這種新方案，對主回路、單片機電路與電源電路等關鍵問題進行具體分析與設計。實驗表明，本方案具備整體電路自身功耗僅為毫瓦級水平，動作點準確度達±2 V，并兼顧到成本低廉。方案成功通過了1.3倍電網電壓老化與4 kV脈沖群考核試驗。

低壓斷路器;欠壓脫扣器;可靠性;電路設計;瞬時脫扣;延時脫扣

由于電網負荷增加等原因，導致電網電壓下降時，將對同級線路上的電動機、各類用電設備及線路本身造成較大危害。內嵌欠壓脫扣器的斷路器，按照國標規(guī)定，當線路電壓下降到一定程度時，切斷電源加以保護，既保護了本級線路下的用電設備，又保護了同級重要設備的正常運行。

欠壓脫扣器由脫扣電磁鐵和測控電路組成。當線路電壓較高時，測控電路使得電磁鐵得電，電磁力迫使動鐵芯縮進(吸合)，為斷路器主觸頭系合閘提供條件。當電壓下降到一定值時，測控電路使電磁鐵斷電，動鐵芯受復位彈簧反作用力彈出，頂開主觸頭系鎖扣機構(脫扣)，主觸頭系依靠自身儲能彈簧力，實現(xiàn)主觸頭系斷開。

當電網線路斷電或欠壓脫扣器測控電路自身故障時，以電磁鐵為主體的電磁型欠壓脫扣器具有復位自脫扣能力，故在目前斷路器中仍得到了廣泛應用。但電磁型欠壓脫扣器的測控電路始終輸出功率，電子元件易于擊穿或老化，電磁鐵線圈始終處于通電狀態(tài)，線圈發(fā)熱和復位彈簧早期疲軟失效等，是電磁型欠壓脫扣器的主要缺點。自身故障將導致斷路器不能合閘，或觸發(fā)斷路器誤分閘。因此，作為低壓斷路器中核心“元件”的欠壓脫扣器，直接關系到電網的安全運行，可靠性十分重要。

1 欠壓脫扣器使用環(huán)境與定義

低壓斷路器在我國廣泛地區(qū)使用，溫差、海拔高度、電網過電壓等使用環(huán)境大不相同，以及中頻爐、較大功率變頻器等負載不同，體現(xiàn)出很大復雜性。以380 V線路系統(tǒng)為例，某些地區(qū)實際電網電壓有時高達500余伏，等等。

欠壓脫扣器中以電子元件為主的測控電路，抗擾能力最弱。特別是抗過壓、脈沖群以及抗諧波能力，是制約欠壓脫扣器品質的關鍵因素。

GB 14048.1—2006《低壓開關設備和控制設備第1部分 總則》［1］中的第7.2.1.3等相關條目，對欠壓繼電器和脫扣器的定義及性能作了定義。且斷路器結構，限定了欠壓脫扣器的總體尺寸。

欠壓脫扣器同時必須滿足斷路器之電磁兼容性的全部規(guī)定［2］。

2 欠壓脫扣器的可靠性與方案優(yōu)化

欠壓脫扣器之電磁鐵部分，除線圈匝間短路、過熱燒毀之外，具有極高可靠性。線圈匝間短路問題可由繞制工藝保證。電磁鐵過熱問題通常是測控電路部分設計不當所致。測控電路抗擾能力是欠壓脫扣器整體抗擾能力的主要環(huán)節(jié)。

2.1 常用方案的可靠性評估與改進

由電磁鐵特性可知，電磁鐵吸合時的“始動電壓(功率)”往往比“維持電壓(功率)”高出許多。欠壓脫扣器裝配于斷路器中，斷路器主觸頭系合閘時框架產生震動，為保持電磁鐵動鐵芯不會自行脫落，要求電磁鐵線圈有一個大于維持電壓的“工作電壓(功率)”［3］。

電磁鐵吸合之后，為降低電磁線圈電壓，通常采用PWM(Pulse Width Modulation)法［4-5］，降低線圈端電壓為一合適的工作電壓(約30 V)。為防止電磁線圈產生的噪音，PWM的基頻往往大于10 kHz，執(zhí)行元件通常是MOS管等電子元件，常用欠壓脫扣器主電路如圖1(a)所示。

對于輸入電壓為380V，考慮最大過壓系數(shù)為1.2，則整流濾波后的直流電壓為VH=√2×380×1.2 =645 V。電磁鐵工作電壓為30 V，MOS管關閉時間約占95%。設有等幅脈沖群干擾，在MOS管關閉期間，脈沖電壓被C2積分，VH電壓將倍增，嚴重影響MOS管的安全性。同理，在線路輸入端受到雷擊等干擾時，MOS管受擾的機率也為95%。這同是圖1 (a)所示主電路難以通過EMC測試的根本原因。

大量跟蹤數(shù)據(jù)表明，除EMC組件中壓敏電阻損壞之外，MOS管承受高電壓與自身發(fā)熱導致?lián)p壞，約占欠壓脫扣器故障率的90%左右。

如將一電容器串聯(lián)在交流輸入回路中，圖1(a)變換為基于電容降壓的主電路，如圖1(b)所示。

在開關K閉合之前，輸入電壓Uin經過C1，由B1整流為直流脈動電壓向C2充電。K閉合之后，C1承擔降壓任務，為電磁鐵獲得一合適的工作電壓。其中的K，可為低頻元件，如微型繼電器或MOS管等。由于圖1(b)中的K，始終處于閉合(接通)狀態(tài)，對線路輸入端高電壓脈沖群呈導通狀態(tài)，C2之積分值VH，大幅地降低。

欠壓脫扣器一典型電磁鐵直流電阻值為580 Ω，電感量為470 mH。將AC464V交流電壓源與± 2 kV脈沖源(周期1 ms，脈沖寬度0.9 ms)串聯(lián)，即輸入峰值電壓為±2.657 kV，加載到電路的輸入端進行極限仿真。圖1(a)、1(b)的仿真結果分別如圖1(c)、1(d)所示。圖1(c)顯示，因MOS管導通時間極短，VH電壓值同被充電到2.657 kV。對于圖1(d)，電磁鐵始終接通，有效泄放脈沖電壓，VH電壓最大值僅為979 V，驗證圖1(b)的優(yōu)越性。

圖1 欠壓脫扣器主電路

2.2 總體方案優(yōu)化

變“動”為“靜”，由始動電壓自動轉換為工作電壓的高可靠性欠壓脫扣器如圖2所示。

電網輸入電壓(220 V/380 V)由EMC電路抗干擾抑制，形成“二次電源”(L1、N1)，經電容C1后由全橋B1整流C2濾波為直流電壓VH。VH一方面經電阻R3、R4組成的采樣網絡，構成充電采樣信號SB，另一方面連接到電磁鐵。

圖2 高可靠電磁型欠壓脫扣器

電阻R1與全橋B2串聯(lián)在L1、N1之間，B2的輸出端連接光電耦合器O1，其中R1限制O1中電流的大小。O1的輸出端經電阻R2取樣，將電網線路輸入電壓脈動信號SA采樣送單片機。

測控電路所用電源，由連接于L1的D0半波整流后獲得，可顯著降低電源電路功耗。

單片機電路采樣SA、SB信號，在SA信號表征大于額定電壓的82%，且SB信號表征C2已充滿電荷時，輸出控制信號SK經開關電路放大后控制電磁鐵得電吸合。當輸入電壓低于額定電壓的50% (如為瞬時脫扣)時，單片機關閉控制信號，電磁鐵斷電，實現(xiàn)欠電壓脫扣。

由于在檢測SA信號的同時檢測SB信號，可確保C2上存儲預定的電荷。在開關電路導通時刻，電荷全部經電磁鐵線圈釋放，確保電磁鐵可靠吸合。之后，串聯(lián)在交流回路的C1承擔降壓任務，選取合適的電容量參數(shù)，可獲得合適的電磁鐵工作電壓。

顯然，該方案既滿足始動電壓高、工作電壓低的電磁鐵固有電氣特性，又具備開關電路處于“靜止”態(tài)的自身電路特性，因此，本方案具有高可靠性與便利性。

3 關鍵電路設計

高可靠欠壓脫扣器要解決電磁鐵可靠吸合并為電磁鐵提供合適的工作電壓，相對準確的動作點電壓判斷及瞬時或延時脫扣問題。

3.1 主回路設計

輸入電壓Uin、C1、B1、C2、電磁鐵與開關電路組成主回路。設電磁鐵線圈直流電阻為R，電磁鐵工作電壓為VW，忽略全橋B1壓降及內阻后有:

針對不同工作電壓電磁鐵的要求，由式(1)可計算出合適的電容器C1容量參數(shù)。

電磁鐵可靠吸合，電路必須向電磁鐵提供合適的“始動功率”。始動功率幾乎都由C2提供。C2對電磁鐵的放電時間，必須大于電磁鐵的觸動時間與運動時間之和［6-8］。

C2被充電的電壓為V0，電磁鐵工作電壓為VW，因C2放電時間極短，故可簡化為:

電磁鐵始動功率P及動作時間tx已知，且認為C2對電磁鐵的放電電壓從V0下降到VW的時間t，大于等于tx，由式(3)便可求得C2的具體參數(shù)。

220 V、380 V電壓等級用欠壓脫扣器，主回路一組典型參數(shù)如表1。

表1 220 V/380 V主回路典型參數(shù)

3.2 單片機電路

現(xiàn)今單片機或SOC(System On Chip)，含有上電清零、電源電壓低—復位、內置A/D轉換器、可設定A/D轉換器參考電壓(VREF)、溫度感知、振蕩器可被停止(STOP模式)以及在STOP模式下可“定時激活”等先進功能。為最簡設計脫扣器提供了方便。以廉價型單片機PIC12F675為主控元件的單片機電路如圖3所示。

圖3 單片機電路

令GP4、GP5為I/O模式，分別控制電源電路及開關電路。令GP0、GP1及GP2為ADC模式，分別采樣SA、SB及延時時間設置信號T。3位撥碼開關SW，全部斷開時，為瞬間脫扣，其余7種邏輯組合分別表示7種延時脫扣時間值。

先行設置單片機SA引腳為中斷邊沿觸發(fā)方式，上電的6個周期里，如果中斷時間相等，則計算出電網周期并等分為32份，即32點采樣。在尚未吸合的階段，單片機輪流采樣SA、SB信號。對SA信號進行有效值計算，進而判斷VH是否滿足吸合條件。在以后的階段里，單片機僅僅采樣SA信號，判斷是否脫扣以及是瞬時脫扣或是延時脫扣。

3.3 電源電路

“欠電壓”、線路輸入電壓斷電或電壓跌落至25%后的一段時間內重新恢復正常電壓，欠壓脫扣器都必須正常工作。以及為防止單片機“死機”，電源電路設計極為重要。

由D0整流后的半波電壓經過簡易線性穩(wěn)壓為12 V，Z1保護后向C4充電，一方面向超低功耗穩(wěn)壓W1供電，另一方面向開關電路供電。W1輸出電壓VCC為單片機提供工作電壓。同時，12 V電壓向C3充電，R5限制充電電流，如圖4所示。

圖4 電源電路

在線路輸入電壓高于0.7Ue的時段里，單片機輸出控制信號SC為低電平，使能T1導通，C3被充電。在線路輸入電壓低于0.4Ue的時段里，單片機使能T1截止，C3由D3續(xù)流，保證線路輸入電壓在更低的情況下，測控電路繼續(xù)正常工作。

單片機“全局”使能為STOP模式，采用定時時鐘激活方式工作，消耗電流呈脈動形式，平均工作電流為0.52mA@5 V。這為電源電路可靠性提供的保證。

4 實驗波形

基于圖2原理設計的欠壓、過壓脫扣器，以220 V線路電壓的欠壓脫扣為例，記錄的C2上的電壓VH及電磁鐵線圈電流如下圖5所示。圖中標有(a)～(h)點的曲線為VH電壓曲線，鋸齒狀曲線為電磁鐵線圈電流曲線。

脫扣器上電之后，C2被充電，充電電壓值為0.82Ue的√2倍，即255 V(b點)，充電時間約為200 ms，為啟動電磁鐵做好了準備。單片機檢測SA、SB信號滿足吸合條件，控制開關電路接通電磁鐵，電磁鐵線圈電流迅速增加，VH電壓同時快速下降到 c點，電磁鐵被強力啟動。爾后，C1承擔降壓任務，C2承擔濾波作用，電磁鐵獲得在一合適工作電壓，約為30 V，(c點——d點段)

線路電壓切換到額定值 50%的過程中(e點——f點段)VH電壓同時下降。下降的線路電壓信號SA被單片機檢測確認，單片機按預設的0.1 s延時，延時時間到(f點——g點段)，控制開關電路斷開電磁鐵，電磁鐵電流消失，VH電壓恢復充電(g點——h點段)

圖5 電壓、電流波形圖

5 結語

欠壓脫扣器可靠性表現(xiàn)為上電可靠吸合，工作期間安全運行，抗擾能力強，電網電壓欠壓時的瞬時脫扣或準確延時脫扣4個環(huán)節(jié)。這里從實際出發(fā)，通過優(yōu)化電路結構為主要手段，兼論了電源電路等關鍵環(huán)節(jié)。主電路結構決定了主電容C2放電特性能確保電磁鐵可靠吸合，且有效減輕了靜、動鐵芯之間的撞擊。測控電路整體自身功耗毫瓦級水平，功能全面，動作點準確度達±2 V，并兼顧成本低廉，抗擾能力極強。實驗經受1.3倍電網電壓老化、4 kV脈沖群考核試驗。為斷路器提供了一種高可靠欠壓脫扣器設計方案。

［1］GB 14048.1—2006/IEC 60947-1:2001低壓開關設備和控制設備:第1部分:總則［S］.

［2］GB 14048.2—2008/IEC 60947-2:2006低壓開關設備和控制設備:第2部分:斷路器［S］.

［3］陸雯，黃學.斷路器欠壓脫扣器抗沖擊設計［J］.環(huán)境技術，2003(4):12-15.

［4］王永忠.斷路器欠壓脫扣器的優(yōu)化設計［J］.低壓電器，2012 (2):17-19.

［5］莫紅文.欠電壓/分勵脫扣器電路:中國，02138669.2［P］.2005 -06-15.

［6］賀湘琰.電器學［M］北京:機械工業(yè)出版社，2007:117-119.

［7］彭新奇，劉紅霞.電磁鐵的動作曲線在分析問題中的應用［J］.電氣開關，2008(4):49-50.

［8］史秋明.直流電磁鐵的動特性研究［J］.自動化儀表，2007，28 (5):20-23.

Research and Design of Under-Voltage Releaser*

WU Zhixiang1*，F(xiàn)ANG Xiaoyi1，HUANG Bo2，LIU Lijuan2
(1.Changzhou Institute of Technology，Changzhou Jiangsu 213002，China; 2.Jaingsu Guoxing Electrical Co.Ltd.Changzhou Jiangsu 213177，China)

In order to improve the reliability of electromagnetic type undervoltage release，based on the deficiency analysis of the existing scheme，a new scheme of a reliable electromagnetic undervoltage releaser is proposed by optimizing structure ofmain circuit.With the new scheme，the specific analysis and design ofmain circuit，single-chip microcomputer circuit and power circuit are demonstrated.Experiments show that the new scheme has the advantages that the overall power consumption of the new scheme circuit itself is onlymilliwatts and the accuracy of action point is limited within plus orminus 2 V while the cost is quite low.The scheme has successfully passed the 1.3 times rated voltage aging test and the 4 kV EFT test.

low voltage circuit breaker;under-voltage releaser;reliability;circuit design;instantaneous trip; delay trip

10.3969/j.issn.1005-9490.2014.01.032

TM 561 文獻標識碼:A 文章編號:1005-9490(2014)01-0134-04

項目來源:常州市知識產權計劃項目(CK20122008)

2013-04-28修改日期:2013-05-17

EEACC:5140;8140

吳志祥(1960-)，男，漢族，江蘇常州人，常州工學院副教授、高級工程師，主要研究方向為嵌入式系統(tǒng)技術與應用、智能電器，wzx6067@163.com。