基于晶振頻率補償的高精度數字時鐘設計

李二鵬　文開章　王煜

摘 要： 為解決普通晶振頻率長期漂移量較大的問題，提出了一種用GPS秒脈沖對晶振脈沖在線自動測量及修正，從而產生本地高精度時鐘的方法，據此設計了一種基于單片機和CPLD的智能自校準數字時鐘系統。介紹了時鐘產生及校準模塊、鑒相及相差測量模塊等硬件電路組成和數據采集、晶振誤差補償算法實現等軟件設計。該系統在需要較高精度時間顯示的場所具有實際應用價值。

關鍵詞： GPS； 晶振時鐘； 回歸分析； CPLD

中圖分類號： TN78?34； TP202 文獻標識碼： A 文章編號： 1004?373X（2014）19?0102?03

Design of high precision digital clock based on crystal oscillator compensation

LI Er?peng， WEN Kai?zhang， WANG Yu

（Northwest Institute of Nuclear Technology， Xian 710024， China）

Abstract： To resolve the long term existing problem of long drift distance of crystal oscillator frequency， a method of producing local high?accuracy clock by automatically detecting and correcting the crystal oscillator pulse by means of GPS second pulse on line is put forward. According to this means， a CPLD and MCU based digital clock system with intelligent auto?calibration was designed. The composition of the hardware circuits of clock production and emendation module， and phase discrimination and phase difference measurement module， as well as design realization of the software for data acquisition and the crystal oscillator error compensation are introduced. The system has the actual application value in the site of needing high?accuracy time display.

Keywords： GPS； crystal oscillator clock； regression analysis； CPLD

0 引 言

隨著電子技術的飛速發展，國內外已大量地把FPGA/CPLD器件、微處理器、GPS定時校頻等技術應用于高精度時鐘的研究與設計[1?2]。一個時鐘的準確與否主要取決產生秒脈沖的頻率源準確度。高穩晶振和銣原子頻標等設備產生的秒脈沖具有很高的頻率準確度，但其造價昂貴；普通晶振的準確度雖然只有10-5左右，但因其累積誤差具有良好的一致性[3]，通過定時校頻設備（長、短波接收機和GPS接收機）對其進行比對校準后，準確度會得到顯著提高[4?5]。GPS高精度授時技術因其技術指標較高和造價較低被廣泛應用。本文以GPS秒脈沖作為標準頻率源，對晶振產生的秒脈沖進行比對測量，采用回歸分析法對晶振累積誤差數據進行數理統計[6]，并對其秒脈沖在線自動修正，設計了一種易于實現、成本低廉且具有自校準功能的數字時鐘系統。

1 數字時鐘組成原理

基于頻率補償的高精度數字時鐘由GPS定時接收機、普通晶振、鑒相及相差測量電路、時鐘產生及校準電路、單片機數據算法處理模塊等組成。系統組成如圖1所示。

GPS定時接收機每秒輸出1路TTL電平的標準秒脈沖（1 PPS），秒脈沖的時間信息數據通過RS 232串口輸出（TTL電平），由單片機讀取。晶振是本地秒脈沖產生和相差測量的頻率源，時鐘產生及校準電路產生本地原始秒脈沖及修正后秒脈沖。鑒相電路產生本地晶振和GPS秒脈沖相位差，相差測量電路采用脈沖填充計數法測量GPS秒脈沖與本地秒脈沖相位的差值[7]，測量結果由單片機讀取。單片機采用最小二乘法計算出相差修正值并傳送給時間校準電路，校準本地秒脈沖與GPS精確同步。

時鐘產生電路是1 Hz頻率源，由晶振分頻得到，精密調整分頻系數可以獲得高精度1 Hz頻率信號。普通晶振標稱頻率與實際輸出頻率有誤差且隨時間產生累積，長期穩定性差而短期穩定性好。以GPS秒脈沖定時，用比時法測量晶振實際分頻輸出的1 Hz頻率與GPS秒脈沖的相位差值，每秒測量一次，測量結果通過并行接口電路送入單片機的存儲單元，單片機對采集到的一組相差值進行基于一元回歸的最小二乘數理統計，計算出晶振誤差估計值，通過調整晶振分頻系數以校準輸出頻率。從而構造一種低成本的具有較高精度的本地時鐘系統。

2 硬件電路設計

硬件電路模塊設計均以可編程邏輯器件EPM7128SLC84的CPLD作為目標器件。軟件為Altera公司的QuartusⅡ，采用Verilog HDL硬件描述語言設計模塊功能[8]。

電路設計主要分為本地時鐘產生及校準模塊，鑒相及相差計數模塊。

2.1 時鐘產生及校準模塊

時鐘產生校準電路組成如圖2所示，主要由24位計數器、預置值寄存器、比較器電路組成。

系統上電后，復位信號對24位計數器、24位預置值寄存器清零。以GPS秒脈沖上升沿作為首次計數的同步信號，開始對本地晶振計數。24位計數器計數值與預置初始頻率值（11 059 200 Hz）比較，若不相等，繼續完成計數操作，若兩者相等，則對計數器清零，重新開始計數，這樣通過對晶振分頻就得到了本地秒脈沖信號。

由于晶振存在漂移誤差，本地產生的秒脈沖不可避免的與GPS秒脈沖存在相位差，鑒相及相差計數電路每秒都會對兩者的相位差進行提取并計數。一旦采集的相差數據達到單片機需要的數據量（在本系統中設計提取相差數據量為20個），則單片機采用最小二乘法對得到的數據進行統計計算，得到補償后的頻率值，并通過預置值寄存器送入CPLD，實現晶振頻率修正。圖3為用示波器觀測到的波形。Ch1通道為GPS接收機輸入的秒脈沖，Ch2通道為晶振產生的秒脈沖波形，Ch3通道為數據傳輸中斷請求信號。

2.2 鑒相與相差計數電路設計實現

鑒相電路主要將GPS秒脈沖和晶振秒脈沖的相位差信號提取出來，作為相差計數電路的閘門信號。這里設計了3D鑒相器完成這一功能。

3D鑒相器使用3個D觸發器和1個2選1選擇器構成，以GPS信號作參考，分別在晶振秒脈沖前沿超前、滯后的情況下，以選擇器A端、B端作為輸出，S端作為晶振秒脈沖相位變化的標志。其電路組成如圖4所示。時序仿真圖如圖5所示。

相差計數電路采用閘門法[9]，以晶振脈沖作為計數填充脈沖對相差信號計數，并將計數結果保存在存儲器中。晶振秒脈沖下降沿中斷觸發信號觸發單片機響應中斷，將相差數據讀入單片機的內存單元，然后向CPLD計數器發出清零信號，對相差計數器清零，等待下一個相差信號的到來。

3 算法設計

軟件設計所用器件為P89C51單片機，開發環境為Keil C51[10]。單片機實現最小二乘算法，具體實現方法如下：單片機接收相差數據到其設定數值時，將得到的數據按一元線性數理統計模型進行計算[3，6]，得到模型系數[a，b]的估計值和需要補償的計數值，通過數據總線將修正值送入CPLD的存儲器修正晶振秒脈沖輸出。單片機完成算法流程見圖6。

4 相差數據算法處理及修正結果

表1給出了單片機實際采集到的一組相差數據。

基于一元回歸方程的最小二乘算法得到了[a，][b]的估計值，其中，[a]為本地晶振產生的秒脈沖相對于GPS秒脈沖的初始誤差，[b]為晶振秒脈沖每秒相對于GPS秒脈沖產生的頻偏。從以上采集到的數據及[a，][b]估計值計算可知，本地晶振在補償前相對于標準頻率（以GPS為參考）的準確度為10-5，補償后其準確度為10-8，且晶振頻偏相對于標準頻率具有很好的線性關系，通過調整晶振的分頻系數，可有效提高晶振秒脈沖的準確性。

圖7，圖8給出了示波器在晶振秒脈沖校正前后觀察到的波形。Ch1為GPS秒脈沖上升沿，Ch2為晶振秒脈沖上升沿，Ch3為相差。

從波形圖看出，補償之前，GPS與晶振秒脈沖在某時刻差約340 ms，并且這個差值因為晶振的漂移和其他誤差的影響而不斷增大。此時，單片機處于接收相差數據階段，一旦達到其預定接收數值要求，單片機依據回歸方程算出需要補償的數值，對晶振時鐘誤差進行修正。從補償的結果看，晶振秒脈沖和GPS秒脈沖的同步精度優于200 ns。

5 結 語

通過GPS自動定時校頻，設計了數字式頻率合成的高精度晶振時標。通過采用頻率補償方法，使本地普通晶振產生的時鐘準確度由10-5提高到了10-8，獲得了較好的補償效果。守時性能主要取決于晶振的穩定性，若要提高守時性能，只需要在電路中采用更高穩定度的頻率標準即可達到目標。

參考文獻

[1] 張斌，張東來.基于GPS的高精度時鐘在線校頻與授時研究[J].中國電機工程學報，2012，32（10）：160?167.

[2] 藍波，胡修林.一種高精度系統時間同步方法[J].信息與控制，2011，40（3）：61?65.

[3] 李二鵬，文開章，馮保紅，等.石英晶體振蕩器頻率特性的測量與分析[J].測控技術，2010，29（1）：81?83.

[4] NAOTO K， MASAHIRO S， TOHRU M， et al. Monitoring of interarea oscillation mode by synchronized phasor measurement [J]. IEEE Transactions on Power Systems， 2006， 21（1）： 260?268.

[5] 劉利輝，增建平.100 MHz低噪聲恒溫石英晶體振蕩器研制[J].湖南大學學報，2009，36（7）：53?56.

[6] 費業泰.誤差理論與數據處理[M].6版.北京：機械工業出版社，2010.

[7] 馬鳳鳴.時間頻率計量[M].北京：中國計量出版社，2009.

[8] 吳繼華.Altera FPGA/CPLD設計（高級篇）[M].2版.北京：人民郵電出版社，2011.

[9] 苗苗，周渭，劉晨，等.用于時間同步的高精度短時間間隔測量方法[J].北京郵電大學學報，2012，35（4）：49?51.

[10] 蔡振江.單片機原理及應用[M].北京：電子工業出版社，2011.

系統上電后，復位信號對24位計數器、24位預置值寄存器清零。以GPS秒脈沖上升沿作為首次計數的同步信號，開始對本地晶振計數。24位計數器計數值與預置初始頻率值（11 059 200 Hz）比較，若不相等，繼續完成計數操作，若兩者相等，則對計數器清零，重新開始計數，這樣通過對晶振分頻就得到了本地秒脈沖信號。

由于晶振存在漂移誤差，本地產生的秒脈沖不可避免的與GPS秒脈沖存在相位差，鑒相及相差計數電路每秒都會對兩者的相位差進行提取并計數。一旦采集的相差數據達到單片機需要的數據量（在本系統中設計提取相差數據量為20個），則單片機采用最小二乘法對得到的數據進行統計計算，得到補償后的頻率值，并通過預置值寄存器送入CPLD，實現晶振頻率修正。圖3為用示波器觀測到的波形。Ch1通道為GPS接收機輸入的秒脈沖，Ch2通道為晶振產生的秒脈沖波形，Ch3通道為數據傳輸中斷請求信號。

2.2 鑒相與相差計數電路設計實現

鑒相電路主要將GPS秒脈沖和晶振秒脈沖的相位差信號提取出來，作為相差計數電路的閘門信號。這里設計了3D鑒相器完成這一功能。

3D鑒相器使用3個D觸發器和1個2選1選擇器構成，以GPS信號作參考，分別在晶振秒脈沖前沿超前、滯后的情況下，以選擇器A端、B端作為輸出，S端作為晶振秒脈沖相位變化的標志。其電路組成如圖4所示。時序仿真圖如圖5所示。

相差計數電路采用閘門法[9]，以晶振脈沖作為計數填充脈沖對相差信號計數，并將計數結果保存在存儲器中。晶振秒脈沖下降沿中斷觸發信號觸發單片機響應中斷，將相差數據讀入單片機的內存單元，然后向CPLD計數器發出清零信號，對相差計數器清零，等待下一個相差信號的到來。

3 算法設計

軟件設計所用器件為P89C51單片機，開發環境為Keil C51[10]。單片機實現最小二乘算法，具體實現方法如下：單片機接收相差數據到其設定數值時，將得到的數據按一元線性數理統計模型進行計算[3，6]，得到模型系數[a，b]的估計值和需要補償的計數值，通過數據總線將修正值送入CPLD的存儲器修正晶振秒脈沖輸出。單片機完成算法流程見圖6。

4 相差數據算法處理及修正結果

表1給出了單片機實際采集到的一組相差數據。

基于一元回歸方程的最小二乘算法得到了[a，][b]的估計值，其中，[a]為本地晶振產生的秒脈沖相對于GPS秒脈沖的初始誤差，[b]為晶振秒脈沖每秒相對于GPS秒脈沖產生的頻偏。從以上采集到的數據及[a，][b]估計值計算可知，本地晶振在補償前相對于標準頻率（以GPS為參考）的準確度為10-5，補償后其準確度為10-8，且晶振頻偏相對于標準頻率具有很好的線性關系，通過調整晶振的分頻系數，可有效提高晶振秒脈沖的準確性。

圖7，圖8給出了示波器在晶振秒脈沖校正前后觀察到的波形。Ch1為GPS秒脈沖上升沿，Ch2為晶振秒脈沖上升沿，Ch3為相差。

從波形圖看出，補償之前，GPS與晶振秒脈沖在某時刻差約340 ms，并且這個差值因為晶振的漂移和其他誤差的影響而不斷增大。此時，單片機處于接收相差數據階段，一旦達到其預定接收數值要求，單片機依據回歸方程算出需要補償的數值，對晶振時鐘誤差進行修正。從補償的結果看，晶振秒脈沖和GPS秒脈沖的同步精度優于200 ns。

5 結 語

通過GPS自動定時校頻，設計了數字式頻率合成的高精度晶振時標。通過采用頻率補償方法，使本地普通晶振產生的時鐘準確度由10-5提高到了10-8，獲得了較好的補償效果。守時性能主要取決于晶振的穩定性，若要提高守時性能，只需要在電路中采用更高穩定度的頻率標準即可達到目標。

參考文獻

[1] 張斌，張東來.基于GPS的高精度時鐘在線校頻與授時研究[J].中國電機工程學報，2012，32（10）：160?167.

[2] 藍波，胡修林.一種高精度系統時間同步方法[J].信息與控制，2011，40（3）：61?65.

[3] 李二鵬，文開章，馮保紅，等.石英晶體振蕩器頻率特性的測量與分析[J].測控技術，2010，29（1）：81?83.

[4] NAOTO K， MASAHIRO S， TOHRU M， et al. Monitoring of interarea oscillation mode by synchronized phasor measurement [J]. IEEE Transactions on Power Systems， 2006， 21（1）： 260?268.

[5] 劉利輝，增建平.100 MHz低噪聲恒溫石英晶體振蕩器研制[J].湖南大學學報，2009，36（7）：53?56.

[6] 費業泰.誤差理論與數據處理[M].6版.北京：機械工業出版社，2010.

[7] 馬鳳鳴.時間頻率計量[M].北京：中國計量出版社，2009.

[8] 吳繼華.Altera FPGA/CPLD設計（高級篇）[M].2版.北京：人民郵電出版社，2011.

[9] 苗苗，周渭，劉晨，等.用于時間同步的高精度短時間間隔測量方法[J].北京郵電大學學報，2012，35（4）：49?51.

[10] 蔡振江.單片機原理及應用[M].北京：電子工業出版社，2011.

系統上電后，復位信號對24位計數器、24位預置值寄存器清零。以GPS秒脈沖上升沿作為首次計數的同步信號，開始對本地晶振計數。24位計數器計數值與預置初始頻率值（11 059 200 Hz）比較，若不相等，繼續完成計數操作，若兩者相等，則對計數器清零，重新開始計數，這樣通過對晶振分頻就得到了本地秒脈沖信號。

由于晶振存在漂移誤差，本地產生的秒脈沖不可避免的與GPS秒脈沖存在相位差，鑒相及相差計數電路每秒都會對兩者的相位差進行提取并計數。一旦采集的相差數據達到單片機需要的數據量（在本系統中設計提取相差數據量為20個），則單片機采用最小二乘法對得到的數據進行統計計算，得到補償后的頻率值，并通過預置值寄存器送入CPLD，實現晶振頻率修正。圖3為用示波器觀測到的波形。Ch1通道為GPS接收機輸入的秒脈沖，Ch2通道為晶振產生的秒脈沖波形，Ch3通道為數據傳輸中斷請求信號。

2.2 鑒相與相差計數電路設計實現

鑒相電路主要將GPS秒脈沖和晶振秒脈沖的相位差信號提取出來，作為相差計數電路的閘門信號。這里設計了3D鑒相器完成這一功能。

3D鑒相器使用3個D觸發器和1個2選1選擇器構成，以GPS信號作參考，分別在晶振秒脈沖前沿超前、滯后的情況下，以選擇器A端、B端作為輸出，S端作為晶振秒脈沖相位變化的標志。其電路組成如圖4所示。時序仿真圖如圖5所示。

相差計數電路采用閘門法[9]，以晶振脈沖作為計數填充脈沖對相差信號計數，并將計數結果保存在存儲器中。晶振秒脈沖下降沿中斷觸發信號觸發單片機響應中斷，將相差數據讀入單片機的內存單元，然后向CPLD計數器發出清零信號，對相差計數器清零，等待下一個相差信號的到來。

3 算法設計

軟件設計所用器件為P89C51單片機，開發環境為Keil C51[10]。單片機實現最小二乘算法，具體實現方法如下：單片機接收相差數據到其設定數值時，將得到的數據按一元線性數理統計模型進行計算[3，6]，得到模型系數[a，b]的估計值和需要補償的計數值，通過數據總線將修正值送入CPLD的存儲器修正晶振秒脈沖輸出。單片機完成算法流程見圖6。

4 相差數據算法處理及修正結果

表1給出了單片機實際采集到的一組相差數據。

基于一元回歸方程的最小二乘算法得到了[a，][b]的估計值，其中，[a]為本地晶振產生的秒脈沖相對于GPS秒脈沖的初始誤差，[b]為晶振秒脈沖每秒相對于GPS秒脈沖產生的頻偏。從以上采集到的數據及[a，][b]估計值計算可知，本地晶振在補償前相對于標準頻率（以GPS為參考）的準確度為10-5，補償后其準確度為10-8，且晶振頻偏相對于標準頻率具有很好的線性關系，通過調整晶振的分頻系數，可有效提高晶振秒脈沖的準確性。

圖7，圖8給出了示波器在晶振秒脈沖校正前后觀察到的波形。Ch1為GPS秒脈沖上升沿，Ch2為晶振秒脈沖上升沿，Ch3為相差。

從波形圖看出，補償之前，GPS與晶振秒脈沖在某時刻差約340 ms，并且這個差值因為晶振的漂移和其他誤差的影響而不斷增大。此時，單片機處于接收相差數據階段，一旦達到其預定接收數值要求，單片機依據回歸方程算出需要補償的數值，對晶振時鐘誤差進行修正。從補償的結果看，晶振秒脈沖和GPS秒脈沖的同步精度優于200 ns。

5 結 語

通過GPS自動定時校頻，設計了數字式頻率合成的高精度晶振時標。通過采用頻率補償方法，使本地普通晶振產生的時鐘準確度由10-5提高到了10-8，獲得了較好的補償效果。守時性能主要取決于晶振的穩定性，若要提高守時性能，只需要在電路中采用更高穩定度的頻率標準即可達到目標。

參考文獻

[1] 張斌，張東來.基于GPS的高精度時鐘在線校頻與授時研究[J].中國電機工程學報，2012，32（10）：160?167.

[2] 藍波，胡修林.一種高精度系統時間同步方法[J].信息與控制，2011，40（3）：61?65.

[3] 李二鵬，文開章，馮保紅，等.石英晶體振蕩器頻率特性的測量與分析[J].測控技術，2010，29（1）：81?83.

[4] NAOTO K， MASAHIRO S， TOHRU M， et al. Monitoring of interarea oscillation mode by synchronized phasor measurement [J]. IEEE Transactions on Power Systems， 2006， 21（1）： 260?268.

[5] 劉利輝，增建平.100 MHz低噪聲恒溫石英晶體振蕩器研制[J].湖南大學學報，2009，36（7）：53?56.

[6] 費業泰.誤差理論與數據處理[M].6版.北京：機械工業出版社，2010.

[7] 馬鳳鳴.時間頻率計量[M].北京：中國計量出版社，2009.

[8] 吳繼華.Altera FPGA/CPLD設計（高級篇）[M].2版.北京：人民郵電出版社，2011.

[9] 苗苗，周渭，劉晨，等.用于時間同步的高精度短時間間隔測量方法[J].北京郵電大學學報，2012，35（4）：49?51.

[10] 蔡振江.單片機原理及應用[M].北京：電子工業出版社，2011.