淺談電路設(shè)計(jì)應(yīng)注意的問(wèn)題

袁勛 成小園

【摘要】本文簡(jiǎn)要介紹了印刷線路板發(fā)展?fàn)顩r，從布線、器件選取、抗干擾能力、空余管腳的處理以及如何抗干擾有效措施幾方面闡述了設(shè)計(jì)印刷電路板應(yīng)該注意的事項(xiàng)，然后就電路輸出接口的設(shè)計(jì)和用濾波器來(lái)抑制雜散等方面提出設(shè)計(jì)注意問(wèn)題。

【關(guān)鍵詞】印刷線路板;注意事項(xiàng);設(shè)計(jì)

一、引言

印制電路板{PCB線路板}，又稱印刷電路板，它提供電子元器件焊接的基礎(chǔ)。它的發(fā)展已有100多年的歷史了;它的設(shè)計(jì)主要是版圖設(shè)計(jì);采用電路板的主要優(yōu)點(diǎn)是大大減少布線和裝配的差錯(cuò)，提高了自動(dòng)化水平和生產(chǎn)勞動(dòng)率。因此我們?cè)谠O(shè)計(jì)印刷電路板要注意些問(wèn)題。

二、設(shè)計(jì)印刷電路板應(yīng)該注意的事項(xiàng)

一塊印刷電路板（PCB）上包括了整個(gè)系統(tǒng)所要用到的元器件，其中芯片有兩種，一種為直插式，另一種為貼片式。因此在印刷板電路設(shè)計(jì)時(shí)應(yīng)該統(tǒng)籌規(guī)劃。具體表現(xiàn)在以下方面：

1.自動(dòng)布線有時(shí)候會(huì)存在一些不滿意的地方，為了設(shè)計(jì)一個(gè)美觀的印刷電路板需要手工調(diào)整布局。

2.為了減小分布電容，布線時(shí)應(yīng)該遵循最短路徑原則。

3.為了提高印刷線路板的抗干擾能力，增加系統(tǒng)的可靠性，我們需要在電源與接地的地方進(jìn)行處理。可采取的方法如下：在印制電路板時(shí)可通過(guò)接入電容或是采取地線與電源線和一些需要過(guò)電流較大的線加寬的辦法，盡量縮短走線且長(zhǎng)度差不多來(lái)減小地線的阻抗方法。在高頻電路中，良好的接地對(duì)印刷電路板是非常重要。本印制板設(shè)計(jì)中采用多點(diǎn)接地法，這樣可以增大接地面積，減小地線電感。

4.空余管腳的處理。從邏輯觀點(diǎn)來(lái)看，當(dāng)輸入管腳閑置處于懸空狀態(tài)時(shí)，相當(dāng)于“1”的輸入狀態(tài)的邏輯關(guān)系。由于開路的輸入端具有輸入阻抗高，易受到外部的電磁干擾。因此為了提高系統(tǒng)抗干擾性能，需要對(duì)元器件的空余輸入管腳進(jìn)行處理。如今有兩種處理方法：一種是將閑置輸入管腳與使用輸入管腳并聯(lián)，此方法不足之處是增加了前級(jí)電路的輸出負(fù)擔(dān);另一種方法是將閑置輸入管腳通過(guò)串聯(lián)大電阻拉到電源端（VCC）。本系統(tǒng)采用后者，其優(yōu)點(diǎn)是簡(jiǎn)單易行。因此在電路設(shè)計(jì)中對(duì)元器件空余的輸入管腳都拉到了高電平。

5.抗干擾有效措施：

a）為了減小對(duì)地的分布電容，在布線的時(shí)候，要盡量縮短數(shù)據(jù)線、地址線和控制線并且要使且其長(zhǎng)短和走線方式盡量一致，以避免造成非同步干擾。

b）本設(shè)計(jì)的電路板采用雙面布線，為了防止總線間的電磁串?dāng)_，兩面的線盡量保持垂直。為了不把噪聲耦合至芯片內(nèi)部，盡量避免在高速器件DDS下方走線。

c）在線路板的邊緣要留有一定的距離，因?yàn)樾盘?hào)線或電源線上電流會(huì)產(chǎn)生較大輻射，所以關(guān)鍵信號(hào)線盡量不要分布于線路板的邊緣。

d）盡可能地減少過(guò)孔的數(shù)量，因?yàn)殡娐钒宓囊粋€(gè)過(guò)孔相當(dāng)于給電路加了一個(gè)10pF的電容，針對(duì)高頻電路，這個(gè)將會(huì)成為引入干擾原因之一，而且過(guò)多的過(guò)孔也會(huì)造成電路板的機(jī)械強(qiáng)度降低。

三、雜散噪聲處理

由前面分析可知，DDS本身存在眾多雜散，且隨著輸出帶寬的擴(kuò)展，雜散會(huì)越來(lái)越明顯。為了解決雜散噪聲，采取以下幾個(gè)措施來(lái)降低系統(tǒng)的雜散。

1.器件的選取

通過(guò)對(duì)雜散的分析可以得出，影響相位截?cái)嗾`差中所形成的雜散與以下三個(gè)參數(shù)有關(guān)，分別是頻率控制字K，頻率控制字位數(shù)M、相位截?cái)辔婚L(zhǎng)B。經(jīng)過(guò)分析可以看出，當(dāng)數(shù)模變換器的分辨率Δf確定后，w每增加一位，DDS輸出雜散可以降低6dB;當(dāng)w確定后Δf每增加一位，輸出雜散將降低8.5dB;

但是并不是位數(shù)越大，就越能改善輸出雜散，因?yàn)檩敵鲭s散性能對(duì)DAC的位數(shù)也是具有飽和特性，一旦達(dá)到飽和，其輸出雜散的變化就不明顯。所以，本文選用AD9953芯片。

2.參考時(shí)鐘的選取

時(shí)鐘信號(hào)耦合到了DAC的采樣周期中，將會(huì)導(dǎo)致輸出信號(hào)被此時(shí)鐘調(diào)制，進(jìn)而使雜散分量更大了。為了克服參考時(shí)鐘所帶來(lái)的雜散噪聲，本文選擇20MHz晶振為參考時(shí)鐘源。

3.確定合理的系統(tǒng)時(shí)鐘和輸出頻率

由前面對(duì)DDS的原理分析，有如下公式：

fo/fc=K/2M ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（1）

式（1）中，fc是系統(tǒng)時(shí)鐘頻率，M是頻率控制字的位數(shù)，K是頻率控制字。

因?yàn)殡s散的放大系數(shù)正比于倍頻系數(shù)的平方N2。所以可通過(guò)提高DDS的輸出頻率fo以達(dá)到減小N值的目的，則N2會(huì)越小，進(jìn)而可減小雜散的放大系數(shù)，該方法能有效抑制雜散放大。fo的提高也受到很大的限制，因?yàn)樵谔岣咻敵鲱l率fo的同時(shí)，輸出雜散分量也會(huì)跟隨放大;另外，fo具體參數(shù)的選取還將受到DDS系統(tǒng)時(shí)鐘fc選擇的影響，對(duì)于雜散信號(hào)大且接近主頻的點(diǎn)，在實(shí)際工作中是很難去除的。因此應(yīng)該通過(guò)實(shí)驗(yàn)合理地確定fo和fc的值。通過(guò)對(duì)雜散的分析，在DDS系統(tǒng)中設(shè)定出不同K和N的值，經(jīng)過(guò)多次的測(cè)試DDS的輸出信號(hào)、相位噪聲以及雜散水平，可得出本系統(tǒng)的系統(tǒng)時(shí)鐘頻率fc為200MHz，輸出頻率fo為65.5MHz-84.2MHz。

4.電路輸出接口的設(shè)計(jì)

系統(tǒng)產(chǎn)生的信號(hào)最后需要通過(guò)數(shù)字模擬轉(zhuǎn)化模塊（DAC）轉(zhuǎn)化成模擬信號(hào)輸出。AD9953的DAC輸出信號(hào)為電流型，最大值可達(dá)20mA，根據(jù)以往的經(jīng)驗(yàn)，當(dāng)滿量程通過(guò)AD9953的管腳DAC RSET進(jìn)行設(shè)置RSET=39.9/IO時(shí)，系統(tǒng)能夠取得較好的SFDR性能，此時(shí)RSET=3.9KΩ。

5.用濾波器來(lái)抑制雜散

由于輸出信號(hào)中雜散比較大，所以要在DDS的輸出信號(hào)的后面加一個(gè)低通濾波器來(lái)抑制輸出信號(hào)的雜散。因?yàn)闉V波器的通帶帶寬主要由系統(tǒng)時(shí)鐘頻率fc和輸出頻率fo兩部分決定，因此低通濾波器的設(shè)計(jì)要綜合考慮到濾波器的復(fù)雜程度f(wàn)o和fc的選擇等諸多因素。本系統(tǒng)采用的低通濾波器，它的輸出驅(qū)動(dòng)頻率為86兆赫茲，通過(guò)并聯(lián)一個(gè)200歐姆負(fù)載，使其等效負(fù)載為100歐姆，這樣可以濾除DDS輸出頻率的鏡像頻率、雜散以及高次諧波。

四、小結(jié)

印制電路板提供電子元器件焊接的基礎(chǔ)，它的設(shè)計(jì)主要是版圖設(shè)計(jì);采用電路板的主要優(yōu)點(diǎn)是大大減少布線和裝配的差錯(cuò)，提高了自動(dòng)化水平和生產(chǎn)勞動(dòng)率。并且對(duì)電路設(shè)計(jì)中的注意事項(xiàng)進(jìn)行了詳細(xì)分析;最后提出了解決一些降低系統(tǒng)雜散的措施，達(dá)到理想的效果。

參考文獻(xiàn)

[1]張萬(wàn)奎.模擬電子技術(shù)[M].長(zhǎng)沙：湖南大學(xué)出版社，2005.

[2]高吉祥.模擬電子線路設(shè)計(jì)[M].北京：弟子工業(yè)出版社，2007.

[3]黃根春，陳小橋，張望先.電子設(shè)計(jì)教程[M].北京：電子工業(yè)出版社，2007.